회원가입시 10%할인권 증정!
NO.1 대학교육의 멘토 유니와이즈 캠퍼스
홈 > 강의목록
전자회로 통합과정
백주기 교수님 단국대학교 대학원 통신공학 박사졸업
| 강의 신청하기 | 총 합계금액 : 330,000원 |
| 제목 | 강의시간 | 상세내용 |
|---|---|---|
|
[1강] 오리엔테이션
|
0 :
20 :
49
|
|
전자회로 오리엔테이션 | ||
| 1장. 전자공학과 반도체 | ||
|
[2강] 신호
|
1 :
12 :
41
|
|
신호, 트랜스듀서, 키르히호프의 전압법칙, 키르히호프의 전류법칙 | ||
|
[3강] 신호의 주파수 스펙트럼
|
0 :
42 :
50
|
|
스펙트럼이란, 주기, 주파수, 최대치, 첨두치 | ||
|
[4강] 아날로그 신호와 디지털 신호
|
0 :
35 :
37
|
|
아날로그 신호, 연속적 신호, 디지털 신호, 이산적 신호, 2진신호, A/D Converter | ||
|
[5강] 증폭기
|
0 :
52 :
48
|
|
증폭기의 역할, 전압 이득, 전류이득, 전력이득, 증폭기의 효율, 증폭기의 포화 | ||
|
[6강] 증폭기의 회로모델
|
1 :
08 :
45
|
|
입력전압, 전압이득, 기타 유형의 증폭기 | ||
|
[7강] 증폭기와 주파수 응답
|
0 :
37 :
39
|
|
필터의 종류, LPF와 HPF, 입력전압과 출력전압 | ||
|
[8강] 진성 반도체
|
0 :
43 :
47
|
|
원자의 구조, 주기율표, 수소원자와 헬륨원자, 전자의 궤도, 반도체와 도체, 실리콘과 게르마늄 | ||
|
[9강] 도핑된 반도체, 반도체에서의 전류 흐름
|
0 :
45 :
56
|
|
도핑, N형 반도체와 P형 반도체, 드리프트 전류, 아이슈타인 관계식 | ||
|
[10강] pn접합
|
0 :
54 :
59
|
|
물리적 구조, 확산전류 | ||
|
[11강] 인가 전압을 가진 pn접합
|
0 :
40 :
46
|
|
역방향 바이어스, 순방향 바이어스, 애벌랜치 효과와 재너 효과 | ||
|
[12강] pn접합에서의 전기용량효과
|
0 :
35 :
22
|
|
저장 전하 메커니즘, 증분 확산 커패시터 | ||
| 2장. 연산증폭기 | ||
|
[13강] 이상적인 연산증폭기
|
0 :
41 :
34
|
|
연산증폭기의 단자들, 이상적인 연산증폭기의 특성 | ||
|
[14강] 반전 구성과 비반전 구성
|
1 :
05 :
27
|
|
반전증폭기 해석, 반전 구성 결과 고찰, 가중 가산기, 비반전 구성 | ||
|
[15강] 차동 증폭기
|
0 :
58 :
18
|
|
차동 증폭기의 개념과 해석, 계측 증폭기의 해석과 단점, 전체 차동 전압 이득 | ||
|
[16강] 적분기와 미분기
|
0 :
50 :
17
|
|
전류이득과 dB 주파수, LPF 위상, 연산증폭기 미분기, 보드 선도 | ||
|
[17강] 직류 결함
|
0 :
35 :
49
|
|
직류 오프셋 전압, 입력 바이어스 전류를 고려한 해석, 교류 결합 증폭기 | ||
|
[18강] 유한 개방 이득과 대역폭
|
0 :
58 :
04
|
|
개방루프 이득의 주파수 의존, 반전 증폭기와 비반전 증폭기, 연산 증폭기의 대신호 동작 | ||
| 3장. 다이오드 | ||
|
[19강] 이상적인 다이오드
|
0 :
48 :
07
|
|
전류-전압 특성, 정류기, 다이오드 논리 게이트 | ||
|
[20강] 접합 다이오드의 단자특성
|
0 :
30 :
27
|
|
실리콘 접합 다이오드 i-v 특성, 다이오드의 전류-전압 특성 | ||
|
[21강] 다이오드의 순방향 특성 모델
|
0 :
50 :
05
|
|
지수 모델, 빠른 회로 해석 | ||
|
[22강] 제너 다이오드
|
0 :
34 :
12
|
|
전압 조정기, 제너 다이오드의 특성, 온도의 영향 | ||
|
[23강] 정류기 회로
|
0 :
57 :
24
|
|
전원공급기의 블록도, 반파 정류기, 전파 정류기, 브리지 정류기, 피크 정류기, 피크 검파기 | ||
|
[24강] 리미팅 회로와 클램핑 회로, 특수 다이오드 진행
|
0 :
36 :
31
|
|
리미팅 회로, 소프트 리미터와 하드 리미터, 2배, 전압기, 3배 전압기, 4배 전압기, 특수 다이오드(쇼트키 장벽, 버랙터, 광, 발광) | ||
| 4장. 바이폴라 접합트랜지스터 | ||
|
[25강] 소자구조와 물리적인 동작 (1)
|
1 :
02 :
05
|
|
단순화된 구조와 동작 모드, BJT의 동작모드, 활성모드에서 NPN 트랜지스터의 동작 | ||
|
[26강] 소자구조와 물리적인 동작 (2)
|
0 :
24 :
33
|
|
실제적인 트랜지스터 구조, 포화에서 베이스 전류, pnp 트랜지스터 | ||
|
[27강] 전류 전압 특성
|
0 :
53 :
27
|
|
회로 기호와 약정, 활성모드에서의 전류의 흐름, 활성모드와 포화모드 동작 | ||
|
[28강] 직류에서의 BJT 회로
|
1 :
02 :
21
|
|
포화모드일 때의 BJT 동작 모델링과 활성모드일 때의 BJT 동작 모델링, 직류 바이어스 회로 | ||
|
[29강] 트랜지스터 항복과 온도 영향
|
0 :
42 :
25
|
|
트랜지스터 항복, 공통 이미터 특성 | ||
| 5장.전계효과 트랜지스터 | ||
|
[30강] 소자구조와 물리적인 동작 (1)
|
0 :
57 :
33
|
|
JFET, D-MOSFET, E-MOSFET, 소자구조 | ||
|
[31강] 소자구조와 물리적인 동작 (2)
|
1 :
12 :
57
|
|
P 채널 MOSFET, 서브스레시홀드 영역에서 MOS트랜지스터의 동작 | ||
|
[32강] 전류 전압특성
|
0 :
51 :
24
|
|
N채널과 P채널 | ||
|
[33강] 직류에서의 MOSFET 회로와 모체 효과 및 기타 주제
|
0 :
56 :
21
|
|
MOSFET 소자에 익숙해지기, 기판의 역할, 온도의 영향, 항복과 입력 보호, 속도 포화, 공핍형 FET | ||
| 6장. 트랜지스터 증폭기 | ||
|
[34강] 기본 원리 (1)
|
0 :
50 :
39
|
|
증폭기 동작 위한 기본, 전압 증폭기 얻기, 전압 전달특성(VTC), AC 신호 첨가 | ||
|
[35강] 기본 원리 (2)
|
0 :
28 :
53
|
|
도시적인 해석에 의한 VTC의 결정 | ||
|
[36강] 소신호 동작과 모델 (1)
|
1 :
04 :
07
|
|
MOSFET의 경우(채널 변조 무시), MOSFET 증폭기의 소신호 동작에 대한 도식적 해석, 직류 해석과 신호 해석의 분리, 소신호 해석 | ||
|
[37강] 소신호 동작과 모델 (2)
|
1 :
00 :
33
|
|
T형 등가회로 모델, 몸체 효과의 모델링 | ||
|
[38강] 소신호 동작과 모델 (3)
|
0 :
48 :
26
|
|
T모델, 회로에서 직접 수행하는 소신호 해석 | ||
|
[39강] 기본 구성 (1)
|
0 :
53 :
24
|
|
세 가지 기본 구성, MOSFET 등가 모델, BJT 등가 모델, 파라미터와 관계식, 증폭기의 특성화, 공통 소스 증폭기의 특성 파라미터들과 공통 이미터 증폭기의 특성 파라미터들 | ||
|
[40강] 기본 구성 (2)
|
1 :
18 :
00
|
|
공통 게이트, 소스의 총 저항, CG와 CB의 특징 요약, MOSFET 증폭기들의 특성, BJT 증폭기들의 특성 | ||
|
[41강] 바이어싱
|
1 :
00 :
37
|
|
바이어싱 설계의 목적 | ||
|
[42강] 개별회로 증폭기
|
1 :
01 :
12
|
|
개별회로 증폭기에 대한 실제 회로들 예, 공통 소스 증폭기, 공통 베이스 증폭기, 이미터 플로어 | ||
| 7장. 집적회로 증폭기의 빌딩블룩 | ||
|
[43강] 집적회로 증폭기의 빌딩블록 (1)
|
1 :
07 :
15
|
|
집적회로의 설계철학, 집적회로 비어이싱-전류 전원, 전류미러, 전류 조종회로 | ||
|
[44강] 집적회로 증폭기의 빌딩블록 (2)
|
0 :
56 :
19
|
|
기본적인 이득소자, 전류 전원을 부하로(능동부하), 고유이득, BJT, 전류 전원 부하의 출력 저항에 대한 효과, 얼리효과를 고려한 경우 | ||
|
[45강] 집적회로 증폭기의 빌딩블록 (3)
|
0 :
38 :
37
|
|
공통게이트와 공통베이스 증폭기, 입력저항(MOSFET T형 등가회로), 공통게이트 증폭기의 몸체효과, 공통 베이스 회로, 입력저항, 출력저항 | ||
|
[46강] 집적회로 증폭기의 빌딩블록 (4)
|
0 :
44 :
43
|
|
캐스코드 증폭기, 캐스코딩, MOS 캐스코드 증폭기, 정전류 전원 부하의 구성, 정전류 전원 부하의 구성(출력저항이 낮은 경우), 캐스코드 전류 전원의 이용, 캐스코드 증폭기와 캐스코드 전류전원의 결합, 캐스코드 증폭기의 전압 이득 분산, 캐스코드 증폭기 두단 사이의 이득 분포, 이중 캐스코딩, 소신호 방식 분석 | ||
|
[47강] 집적회로 증폭기의 빌딩블록 (5)
|
0 :
41 :
22
|
|
성능이 향상된 전류 미러회로, 전류 전원에 요구되는 최소 직류 전압, 캐스코드 전류 미러, 윌슨 전류 미러, 윌슨 전류 미러의 출력저항, 윌슨 미러의 특성, 캐스코드 회로와 윌슨 미러회로 비교, 윌슨 MOS 미러, 윌슨 MOS 미러의 특성, 위들러 전류 전원, 위들러 회로의 특징, 윌슨 미러와 위들러 미러 회로의 비교 | ||
|
[48강] 집적회로 증폭기의 빌딩블록 (6)
|
0 :
29 :
22
|
|
몇가지 유용한 트랜지스터 쌍, 공통 컬렉터-공통 이미터 구성, 공통 드레인-공통 이미터 구성(BiCMOS), IC 소스 폴로어, 공통이미터 증폭기, 달링톤 구성, 높은 성능을 가진 전압 플로어 구현, 공통 컬렉터-공통 베이스 | ||
| 8장. 차동증폭기와 다단증폭기 | ||
|
[49강] MOS차동쌍(1)
|
1 :
08 :
56
|
|
MOS차동쌍, 동상모드 전압, 차동 입력전압에 대한 동작(차동모드) | ||
|
[50강] MOS차동쌍(2)
|
0 :
47 :
25
|
|
동상모드 제거, 차동 증폭기 응답, 좌우대칭시 성립 | ||
|
[51강] BJT 차동쌍
|
1 :
07 :
24
|
|
BJT차동쌍, 동상모드 입력신호, 이미터 전류, 컬렉터 전압 차, 차동 모드, 동상모드의 입력범위, 대신호 동작, BJT 차동쌍의 전달 특성, 선형 동작구간을 넓히기 위한 효과적인 방법, 소신호 동작, 테일러 급수, 차동 입력저항, 차동 전압이득, 차동 절반회로, 차동으로 동작하지 않은 예, 차동 소신호만 동작 해석 시 | ||
|
[52강] 동상모드 제거
|
0 :
59 :
19
|
|
동상모드 제거, 차동 증폭기 응답, 좌우대칭시 성립 | ||
|
[53강] 직류 오프셋
|
0 :
35 :
36
|
|
직류 오프셋, 직류오프셋 전압의 세 가지 요인, 부하 저항사이의 부정합, MOS과 BJT 비교 | ||
|
[54강] 전류 미러 부하를 가진 차동증폭기
|
1 :
23 :
12
|
|
전류 미러 부하를 가진 차동증폭기, 전류 미러 부하를 가진 MOS 차동쌍, 계통적인 입력 오프셋 전압, 복습(CMRR) | ||
|
[55강] 다단증폭기
|
1 :
23 :
42
|
|
다단증폭기들의 특성, 2단 CMOS 연산 증폭기, 무작위 오프셋, 직류 레벨 시프팅, 입력 바이어스 전류 | ||
| 9장. 주파수 응답 | ||
|
[56강] 개별회로 CS와 CE증폭기의 주파수 응답
|
1 :
21 :
24
|
|
CS증폭기, CE 증폭기 | ||
|
[57강] MOSFET과 BJT의 내부 용량성 효과와 고주파 모델
|
1 :
09 :
50
|
|
MOSFET과 BJT의 내부 용량성 효과와 고주파 모델 | ||
|
[58강] CS와 CE증폭기의 고주파 응답
|
1 :
35 :
33
|
|
CS와 CE증폭기의 고주파 응답, 고주파 MOSFET 모델, MOSFET의 단위이득 주파수, 고주파 모델 | ||
|
[59강] 증폭기 고주파 응답의 해석을 위한 유용한 도구
|
0 :
53 :
01
|
|
증폭기 고주파 응답의 해석을 위한 유용한 도구, 정규화된 고주파 응답선도, 개방회로 시정수 방법 | ||
|
[60강] CG와 캐스코드 증폭기의 고주파 응답
|
1 :
09 :
41
|
|
CG와 캐스코드 증폭기의 고주파 응답, 개방회로 시정수들의 합, MOS 캐스코드 증폭기의 고주파 응답, CS 증폭기와 캐스코드의 비교 | ||
|
[61강] 소스와 이미터 폴로어의 고주파 응답
|
0 :
42 :
23
|
|
소스 폴로어와 이미터 폴로어의 특징, 소스 폴로어 함수의 해석, 이미터 폴로어 | ||
|
[62강] 차동 증폭기의 고주파 응답
|
1 :
05 :
41
|
|
저항 부하를 가진 MOS 증폭기의 해석, 차동 증폭기의 절반회로, 공통모드 절반회로 | ||
|
[63강] 기타 광대역 증폭기 구성
|
0 :
32 :
54
|
|
소스와 이미터 감생에 의한 광대역 증폭기 실현, CD-CS, CC-CE, CD-CE구성, CC-CB와 CD-CG 구성 | ||
| 10장. 귀환 | ||
|
[64강] 일반적인 귀환 구조, 부귀환의 특성
|
1 :
04 :
56
|
|
일반적인 귀환 구조, 부귀환의 몇가지 특성, 이득 감도의 감소, 대역폭 확장, 비선형 왜곡의 감소 | ||
|
[65강] 귀환 전압 증폭기
|
0 :
42 :
03
|
|
귀환 전압 증폭기, 직-병렬 귀환 구성, 직-병렬 귀환 증폭기의 예, 루프 이득을 이용한 귀환 증폭기의 해석 | ||
|
[66강] 귀환 전압 증폭기의 체계적인 해석
|
0 :
39 :
28
|
|
귀환 전압증폭기의 해석을 위한 절차, 출력저항 유도 | ||
|
[67강] 다른 귀환 증폭기 유형(1)
|
1 :
18 :
11
|
|
기본원리, 귀환 구성, 루프 이득을 이용한 해석 | ||
|
[68강] 다른 귀환 증폭기 유형(2)
|
0 :
46 :
37
|
|
귀환 증폭기의 입력저항, 귀환 증폭기의 출력 저항, 귀환 트랜스 레지스턴스 증폭기 (병-병렬) | ||
|
[69강] 귀환 해석 방법 요약, 안정성 문제
|
0 :
29 :
42
|
|
귀환 해석 방법 요약, 안정성 문제, 중요한 해석 정보, 나이퀴스트 선도 | ||
|
[70강] 귀환이 증폭기 극점에 미치는 영향
|
1 :
09 :
30
|
|
나이퀴스트 선도(Nyquist plot), 2개의 극점 응답을 갖는 증폭기 | ||
|
[71강] 보데 선도를 이용한 안정성 고찰
|
0 :
43 :
15
|
|
보데 선도를 이용한 안정성 고찰, 이득 여유와 위상 여유, 위상 여우가 폐쇄루프 응답에 미치는 영향 | ||
|
[72강] 주파수 보상
|
0 :
40 :
42
|
|
주파수 보상, 밀러 보상과 극점 분산 | ||
| 11장. 출력단과 전력증폭기 | ||
|
[73강] 출력단과 전력증폭기(1)
|
1 :
12 :
59
|
|
출력단의 분류, A급 출력단, B급 출력단 | ||
|
[74강] 출력단과 전력증폭기(2)
|
0 :
56 :
32
|
|
AB급 출력단, AB급 회로 구성의 변화 | ||
|
[75강] 출력단과 전력증폭기(3)
|
1 :
12 :
29
|
|
AB급 회로 구성의 변화, CMOS AB급 출력단 | ||
|
[76강] 출력단과 전력증폭기(4)
|
0 :
52 :
16
|
|
IC 전력 증폭기, D급 전력 증폭기 | ||
|
[77강] 전력 트랜지스터
|
1 :
20 :
11
|
|
전력 트랜지스터, 소자 파라미터, 전력 MOSFET의 특성, DMOS소자의 동작 | ||
| 12장. 연산증폭기 회로 | ||
|
[78강] 2단 CMOS 연산증폭기(1)
|
1 :
09 :
17
|
|
2단 CMOS 연산증폭기, 직류 전압 이득, 동상모드 제거비(CMRR), 단순화된 등가회로 | ||
|
[79강] 2단 CMOS 연산증폭기(2)
|
1 :
10 :
29
|
|
2단 CMOS 연산증폭기, 위상 여유, 슬루율, 절충 설계 | ||
|
[80강] 폴디드 캐스코드 CMOS 연산증폭기
|
1 :
18 :
58
|
|
폴디드 캐스코드 CMOS 연산증폭기, 동상모드 입력범위와 출력 전압 스윙, 슬루율 | ||
|
[81강] 741 BJT 연산증폭기(1)
|
0 :
34 :
48
|
|
741 연산증폭기 회로, 바이어스 회로, 단락 보호 회로, 입력단 | ||
|
[82강] 741 BJT 연산증폭기(2)
|
1 :
05 :
15
|
|
직류해석, 기준 바이어스 전류, 입력단 바이어스, 입력단의 주요 부분, 둘째단 바이어스, 직류해석 요약 | ||
|
[83강] 741 BJT 연산증폭기(3)
|
1 :
17 :
32
|
|
소신호 해석, 출력 전압 스윙의 허용범위, 출력단의 소신호 해석, 출력 단락 보호 | ||
|
[84강] 741 BJT 연산증폭기(4)
|
0 :
29 :
55
|
|
소신호 해석 요약, 출력단 보호회로 요약, 슬루율(slew rate) | ||
|
[85강] BJT 연산증폭기의 최신 설계기법(1)
|
0 :
54 :
14
|
|
BJT 연산증폭기의 최신 설계기법, 유사 쌍평행 출력 신호 스윙, 동상모드 입력범위의 하한 | ||
|
[86강] BJT 연산증폭기의 최신 설계기법(2)
|
0 :
53 :
50
|
|
BJT 연산증폭기의 최신 설계기법, CMF 회로를 가진 캐스코드 회로, CMF 설계 구현, 쇼트키 다이오드, 버퍼 드라이브단 | ||
| 13장. 연산증폭기의 응용 | ||
|
[87강] 비교기와 슈미트 회로,슈미트 회로
|
0 :
46 :
57
|
|
비교기,비교기 응용, 윈도우 비교기, 슈미트 회로(히스테리시스 비교기), 동작원리, | ||
|
[88강] 다이오드와 TR에 의한 비선형회로, 대수 증폭기와 역대수 증폭기
|
1 :
12 :
05
|
|
반파 정류회로, 리미터 회로, 제너 다이오드의 리미터, 대수 증폭기와 역대수 증폭기, 대수 증폭기, 역대수 증폭기 | ||
| 14장. 전원공급회로 | ||
|
[89강] 전압조정, 직렬형 정전압 조정기
|
0 :
38 :
29
|
|
정전압 조정기, 부하 변동률, 직렬형 정전압 조정기, 정전류 제한기, 폴드-백 전류제한 | ||
|
[90강] 병렬형 정전압 조정기, 스위칭 정전압 조정기, IC(집적회로) 정전압 조정기
|
0 :
56 :
48
|
|
선형 병렬형 정전압 조정기, 스위칭 정전압 조정기, 승합(step-up)형, 전압 인버터형, IC(직접회로) 정전압 조정기 | ||
| 15장. 사이리스터와 그외의 소자들 | ||
|
[91강] 기본적인 4층 다이오드, 실리콘 제어 정류기(SCR), SCR응용
|
1 :
09 :
10
|
|
기본적인 4층 다이오드, 실리콘-제어 정류기(SCR), SCR 턴-온, 양극 전류 중단 방법, 강제 전환 방법, SCR의 응용, 과전압 보호회로 | ||
|
[92강] 다이악과 트라이악, 실리콘-제어 스위치(SCS), 단일접합 트랜지스터(UJT)
|
0 :
43 :
27
|
|
다이악과 트라이악, 트라이악 위상제어, 실리콘-제어 스위치(SCS), 단일접합 트랜지스터(UJT), 이장제어 발진기 | ||
|
[93강] 프로그램 가능한 단일접합 트랜지스터(PUT), IGBT, 광트랜지스터, 광-활성 SCR(LASCR), 광결합기
|
1 :
04 :
43
|
|
프로그램 가능한 UJT, PUT, IGBT, IGBT NPNP구조, 광 트랜지스터, 광 달링턴, 광-활성 SCR(LASCR), 광결합기 | ||
| 16장. 여파기와 동조증폭기 | ||
|
[94강] 서론, 여파기 전송, 유형, 그리고 사양, 여파기 전달함수
|
1 :
00 :
07
|
|
여파기 전송, 유형, 그리고 사양, 여파기의 전달함수, 대역통과 필터, 저역통과 여파기 | ||
|
[95강] 버터워스 여파기와 체비셰프 여파기, 1차 및 2차 여파기 함수(1)
|
0 :
57 :
29
|
|
버터워스 여파기와 체비셰프 여파기,극점, 1차 및 2차 여파기 함수, 일반적인 필터의 특성, 1차 전역대 통과여파기 | ||
|
[96강] 1차 및 2차 여파기 함수(2)
|
0 :
44 :
20
|
|
2차 여파기 함수, 노치 필터, 노치 주파수, 2차 LPN과 HPN, 전역대(AP)여파기 | ||
|
[97강] 2차 LCR 공진기
|
0 :
54 :
24
|
|
공진 고유모드, 고역통과 함수의 실현, 대역통과 함수의 실현, 노치 함수의 실현, 전대역 통과함수의 실현 | ||
|
[98강] 시뮬레이티드 인덕터에 기초를 둔 2차 능동여파기
|
0 :
44 :
40
|
|
2차 능동여파기(시뮬레이티드L), 여러 가지 여파기 유형의 실현, 연산증폭기-RC 공진기, 2차 LP, 2차 HP, BP, 노치필터, LPN, HPN | ||
|
[99강] 2차 적분기 루프 구성에 기초를 둔 2차 능동여파기
|
0 :
41 :
33
|
|
2차 능동여파기(적분기 루프), KHN 바이쿼드, Tow-Thomas 바이쿼드, 회로에 대한 설계데이터 | ||
|
[100강] 단일증폭기 쌍 2차 능동여파기
|
0 :
51 :
01
|
|
단일증폭기 쌍 2차 능동여파기, SAB의 합성의 두 단계 절차, 입력 신호의 주입, 등가 귀환 루프의 생성 | ||
|
[101강] 감도, 트랜스 컨덕턴스-C 여파기
|
0 :
59 :
21
|
|
감도, 트랜스 컨덕턴스-C 여파기, MOSFET-C 여파기, 스위치드 커패시터 여파기, 트랜스 컨덕턴스 | ||
|
[102강] 스위치드 커패시터 여파기
|
0 :
30 :
18
|
|
스위치드 커패시터 여파기, 능동 RC 적분기, 완전한 바이쿼드 회로의 실현 | ||
|
[103강] 동조증폭기
|
0 :
43 :
34
|
|
동조증폭기, 변압기의 이용, 다중 동조증폭기, 캐스코드 구성과 CC-CB 종속구성, 동기동조와 스태거 동조, N개의 동일한 공진회로의 경우인 동기동조 | ||
| 17장. 신호발생기와 파형 성형회로 | ||
|
[104강] 서론, 사인파 발진기의 기본원리
|
1 :
01 :
01
|
|
사인파 발진기의 기본원리, 발진기 귀환 루프, 바르크하우젠 조건에 대한 직관적 이해, 발진기 회로의 해석, 다른 해석방법 | ||
|
[105강] 연산증폭기 RC 발진기
|
0 :
54 :
21
|
|
윈브리지 발진기, 진폭조절의 2가지, 위상편이 발진기, 쿼드러처 발진기, 능동 여파기 동조 발진기 | ||
|
[106강] LC 발진기와 수정발진기
|
0 :
45 :
12
|
|
콜피츠와 하틀리 발진기, 동작 주파수, 물리적 의미, 교차 결합 LC 발진기, 귀환 루프를 형성, 수정 발진기 | ||
|
[107강] 쌍안정 멀티바이브레이터
|
0 :
55 :
45
|
|
멀티바이브레이터 세가지 유형, 귀환루프, 기억소자로서의 쌍안정 회로, 히스테리시스의 필요성 | ||
|
[108강] 비안정 멀티바이브레이터를 이용한 구형파와 삼각파의 생성, 표준펄스의 생성 : 단안전멀티바이브레이터
|
0 :
41 :
41
|
|
비안정 멀티바이브레이터를 이용한 구형파와 삼각파의 생성, 표준펄스의 생성 : 단안전멀티바이브레이터 | ||
|
[109강] 집적회로 타이머, 비선형 파형성형회로
|
1 :
09 :
00
|
|
집적회로 타이머, 555회로, 발진주파수, 비선형 파형 성형회로, 중지법, 회로 예, 비선형 증폭법 | ||
| 18장. 통신회로 | ||
|
[110강] 기본 수신기, 선형곱셈기, 진폭변조
|
1 :
08 :
48
|
|
기본 슈퍼헤테로다인 수신기, 안테나, RF증폭기, 국부 발진기, 혼합기, 중간 주파수 증폭기, 검파기, AM 수신기 신호의 흐름, 주파수 변조, RF 증폭기, 선형 곱셈기, 오프셋 조정, 분할회로, 제곱근 회로, 진폭변조 | ||
|
[111강] 혼합기, 진폭 복조, IF(중간주파수)와 오디오 증폭기, 주파수 변조
|
0 :
46 :
41
|
|
혼합기, 진폭 복조, IF 증폭기, 오디오 증폭기, LM386, 주파수 변조, FM 복조 | ||
|
[112강] PLL(위상동기 루프)
|
0 :
46 :
56
|
|
PLL의 개념, 블록 다이어그램, 위상검출기, PLL동작, 잠김범위, 포착범위, LM565 PLL | ||
| 19장. CMOS 디지털 논리회로 | ||
|
[113강] CMOS 논리-게이트 회로
|
0 :
47 :
42
|
|
CMOS 논리-게이트 회로, CMOS 반전기, 합성요약법, 논리식으로 변환, XOR함수 | ||
|
[114강] 디지털 논리 반전기(1)
|
0 :
50 :
20
|
|
전압 전달 특성(VTC), 잡음 여유, VTC점의 정의, 이상적인 VTC, 반전기 구현 | ||
|
[115강] 디지털 논리 반전기(2)
|
0 :
38 :
22
|
|
저항 부하 MOS 반전기, COMS 반전기의 전달특성, 의사-NMOS 반전기 | ||
|
[116강] CMOS 반전기
|
1 :
07 :
09
|
|
CMOS반전기, 회로 동작, 전압 전달특성, 경우에 따른 전력소모 | ||
|
[117강] CMOS 반전기의 동적 동작
|
1 :
08 :
23
|
|
CMOS 반전기의 동적 동작, 이상적인 펄스가 입력된 반전기, 반전기의 최대 전환 주파수, 전파지연 결정 | ||
|
[118강] 트랜지스터 크기, 전력손실
|
1 :
23 :
51
|
|
트랜지스터 크기, CMOS 논리 게이트, 최대 지연시간, 대형 커패시턴스 유도, 전력손실의 근원, 에너지 지연 결과물 | ||
| 20장. 고급 디지털 집적회로 설계 | ||
|
[119강] 서론 : 고급 디지털 집적회로 설계, 비례 축소기술의 영향 : 초미세 설계 쟁점, 디지털 IC 기술, 논리회로 계열, 설계방법론
|
1 :
16 :
09
|
|
CMOS 논리의 단점, 바이폴라 논리회로, 비례축소 기술의 영향, 부품과 전압의 배울 조정의 영향, 소문턱 전도, 디지털 IC 기술, CMOS, 바이폴라, BiCMOS, 갈륨비소 | ||
|
[120강] 의사-NMOS 논리회로
|
0 :
48 :
27
|
|
의사-NMOS 반전기, VTC 유도, 영역 Ⅳ(DE부분), 동적동작, 설계 | ||
|
[121강] 통과 트랜지스터의 논리회로
|
1 :
26 :
46
|
|
통과 트랜지스터 논리회로, 필수적인 설계요구 조건, 회로기반으로 접근하는 법, 공정기술을 기반으로 하는 해결법, XOR 함수의 효과적인 구현,PTL의 예 | ||
|
[122강] 동적 MOS 논리회로
|
0 :
46 :
12
|
|
동적 MOS 논리회로, CMOS의 주요 단점, 클럭 도체(clock feedthrough) | ||
|
[123강] 바이폴라, BiCMOS 논리회로
|
1 :
12 :
10
|
|
바이폴라,BiCMOS 논리회로, 이미터 결합논리(ECL) , 기본 게이트 회로, Wired-OR 기능 | ||
| 21장. 메모리 회로 | ||
|
[124강] 메모리 서론, 래치와 플립플롭 (1)
|
1 :
01 :
18
|
|
메모리, 조합논리회로, 순차회로, 주변 회로, 래치와 플립플롭, SR 플립플롭 | ||
|
[125강] 래치와 플립플롭 (2), 반도체 메모리 : 종류와 구조
|
1 :
19 :
51
|
|
SR 플립플롭의 CMOS 구현, SR 플립플롭의 클록 동기(clocked) 버전, 클록을 가진 SR플립플롭 진리표, 반도체 메모리 : 종류과 구조, 메모리 셀 구조, 메모리 칩의 타이밍 | ||
|
[126강] RAM 셀
|
1 :
08 :
27
|
|
RAM, MOS RAM, SRAM, 동적 메모리 셀의 표준, DRAM의 동작 | ||
|
[127강] 감지증폭기와 주소 디코더(1)
|
0 :
59 :
27
|
|
감지증폭기와 주소 디코더, 정귀환 회로를 이용한 감지증폭기 , 사전 충전 회로와 중립화(equalization) 회로 | ||
|
[128강] 감지증폭기와 주소 디코더(2)
|
0 :
45 :
52
|
|
감지증폭기와 주소 디코더, 펄스 생성회로, 링 발진기 | ||
|
[129강] 읽기 전용메모리, CMOS 영상센서
|
0 :
36 :
48
|
|
읽기 전용 메모리(ROM), 스크램블링 (scrambling), PROM, EPROM, 마스크 프로그램 가능 ROM, CMOS 영상센서 | ||
;)
|
|
| 오늘 팝업 보이지 않기 | 닫기 |
;)
|
|
| 오늘 팝업 보이지 않기 | 닫기 |
