홈 > 강의소개
컴퓨터(시스템) 구조Ⅱ
한준탁 교수
한양대학교 대학원 전자계산학과 석사과정
동국대학교 대학원 컴퓨터공학과 박사졸업
한양대학교 대학원 전자계산학과 석사과정
동국대학교 대학원 컴퓨터공학과 박사졸업
서울교육대학교
세종대학교
현) 유니와이즈 전임교수
AI가 이끄는 스마트한 학습 경험, AI 튜터와 함께 더 빠르고, 더 깊게 학습하세요.
긴 강의 내용을 AI가 핵심만 요약하여 복습 시간을 단축시킵니다.
강의에서 가장 중요한 키워드와 개념을 자동으로 추출해 제공합니다.
학습한 내용을 바탕으로 AI가 생성한 퀴즈를 풀며 이해도를 점검합니다.
모르는 부분을 24시간 언제든 AI 튜터에게 질문하고 답변을 받습니다.
총 8개 챕터, 20강으로 구성되어 있습니다.
| 제목 | 강의시간 | 상세내용 |
|---|---|---|
| 8장. 캐시기억장치 | ||
|
[1강] 캐시기억장치의 개념 및 원리
|
0:
51:
40
|
|
|
캐시기억장치의 개념과 원리: SRAM 동작 및 적중률 분석
• SRAM 기반 고속 완충 기억장치: Flip-Flop 소자 중심의 비재충전 고속 동작 및 기억장치 계층 구조 내 CPU-주기억장치 간 속도 불균형 해소 • 캐시 작동 프로세스와 참조 지역성: 적중(Hit)·실패(Miss) 상황별 블록/워드 단위 데이터 전송 및 시간적·공간적 지역성 원리에 기초한 데이터 관리 체계 • 적중률 및 성능 분석 지표: 적중률(Hit Ratio) 기반 평균 기억장치 접근 시간($T_{average}$) 산출 및 시스템 전체 처리 속도 향상 원리 분석 |
||
|
[2강] 캐시기억장치의 설계 (1)
|
0:
40:
17
|
|
|
캐시기억장치 설계 요소 및 사상 방식의 특징
• 캐시 설계 7요소 및 인출 방식: 적중률 극대화와 접근 시간 단축을 위한 설계 기준 및 참조 지역성 기반 선인출 전략 • 직접 사상(Direct Mapping): 주기억장치 블록의 캐시 슬롯 고정 배치 원리 및 태그·슬롯·단어 필드 기반 주소 구조 • 연관 및 집합 연관 사상: 블록의 임의 적재 또는 집합 단위 배치를 통한 적중률 향상 및 하드웨어 복잡도 제어 메커니즘 |
||
|
[3강] 캐시기억장치의 설계 (2)
|
0:
32:
48
|
|
|
캐시기억장치 교체 알고리즘 및 쓰기 정책과 구조
• 교체 알고리즘: LRU·LFU·FIFO·Random 등 캐시 미적중 시 유효 슬롯 확보를 위한 블록 교체 절차 및 매핑 방식별 활용 분석 • 쓰기 정책: 즉시 쓰기(Write-through)와 나중 쓰기(Write-back)를 통한 캐시와 주기억장치 간 데이터 일관성 유지 및 갱신 메커니즘 • 캐시 계층 및 일관성 관리: L1·L2 계층 구조와 온칩·오프칩 배치 및 멀티프로세서 환경의 버스 감시(Bus Snooping)를 통한 데이터 불일치 해결 전략 |
||
| 9장. 보조기억장치 | ||
|
[4강] 보조기억장치의 개념. 자기 기억장치
|
1:
00:
36
|
|
|
보조기억장치 개념 및 자기기억장치 특성 요약
• 보조기억장치 계층 구조: 비휘발성 대용량 저장 특성 및 ROM·RAM 연계 부팅 프로세스와 SATA 직렬 인터페이스 규격 • 데이터 접근 및 성능 지표: SASD·DASD 분류와 탐색·지연·전송 기반 접근 시간 산출 및 테이프 블록화(Blocking)를 통한 전송 효율화 • 자기 디스크 운용 원리: 물리적 헤드 구동 체계 및 트랙별 데이터 기록 밀도 제어를 위한 등각속도(CAV)와 등선속도(CLV) 방식 비교 |
||
|
[5강] 광 디스크 기억장치. 기타 기억장치
|
0:
43:
39
|
|
|
광 디스크 기억장치 및 RAID 시스템의 구조와 원리
• 광 디스크 기술 : 레이저 광선을 이용한 피트(Pit)·랜드(Land) 기록 방식 및 파장 제어를 통한 고밀도 저장 매체 분류 • RAID 기본 계층 : 스트라이핑(Level 0)을 통한 병렬 입출력 성능 향상 및 미러링(Level 1) 기반의 데이터 복제·신뢰성 확보 • 결함 허용 RAID : 해밍 코드·XOR 연산·분산 패리티(Level 5/6) 구조를 활용한 시스템 오류 검출 및 데이터 복구 메커니즘 |
||
| 10장. 입력과 출력 | ||
|
[6강] 입력장치와 출력장치의 개념. 입출력 모듈
|
0:
49:
23
|
|
|
입출력장치 처리 과정 및 입출력 모듈의 기능과 조직 구조
• 입출력 인터페이스 모듈: 고속 CPU와 저속 주변장치 간 속도 및 데이터 규격 차이를 조정하는 중계 인터페이스 필수성 정의 • 입출력 모듈 핵심 기능: 데이터 버퍼링·제어 및 타이밍·오류 검출·CPU 통신을 통한 시스템 연산 부하 경감 및 처리 효율 최적화 • 내부 조직 및 동작 원리: 데이터·상태·제어 레지스터 기반의 장치 상태(BUSY/READY) 식별 및 전송 프로세스 관리 체계 구축 |
||
|
[7강] 입출력장치의 연결과 데이터 전송
|
0:
27:
21
|
|
|
입출력장치의 연결과 데이터 전송 및 주소 지정 방식
• 입출력 계층 구조 및 주소 지정 방식: 버스 어댑터 중심의 계층적 연결과 기억장치 사상 및 분리형 I/O 방식의 주소 할당 체계 • 비동기 데이터 전송 기법: 스트로브 신호 기반의 단방향 전송과 양방향 제어 신호를 교환하는 핸드셰이킹 방식의 신뢰성 확보 원리 • 핸드셰이킹 목적지 개시 절차: RD(Ready)와 DV(Data Valid) 신호의 상호 응답을 통한 데이터 유효성 검증 및 전송 단계 요약 |
||
|
[8강] 입출력 제어 기법
|
0:
55:
48
|
|
|
컴퓨터구조 입출력 제어 기법 프로그램 I/O DMA 채널
• 입출력 제어 기법: 프로그램 I/O(폴링)·인터럽트 구동·DMA 방식의 하드웨어 구성과 CPU 유휴 시간 최소화 원리 정리 • 인터럽트 장치 식별: 소프트웨어 폴·데이지 체인·버스 중재를 통한 인터럽트 우선순위 결정 및 하드웨어적 처리 절차 구조화 • DMA 및 입출력 채널: DMA 제어기·I/O 프로세서(IOP)·채널(셀렉트/멀티플렉서) 기반의 대용량 데이터 전송 및 시스템 처리량 극대화 기법 분석 |
||
| 11장. 시스템버스 | ||
|
[9강] 컴퓨터 버스의 개요. 시스템 버스의 개념
|
0:
39:
11
|
|
|
컴퓨터 버스의 개요 및 시스템 버스 구조와 동작 원리
• 시스템 버스 분류: 데이터·주소·제어 버스의 기능적 구성 및 내부·외부 버스의 표준화 구조 정리 • 버스 대역폭: 버스 폭과 클록 주기에 기반한 단위 시간당 데이터 전송량 및 성능 지표 계산 • 버스 중재 및 타이밍: 다중 마스터의 권한 할당 절차와 동기·비동기식 신호 전송 방식의 특징 비교 |
||
|
[10강] 다중 버스 계층 구조. 버스 중재
|
0:
29:
34
|
|
|
다중 버스 계층 구조 및 버스 중재 방식 핵심 정리
• 다중 버스 계층 구조: 단일 버스의 병목 현상 및 전파 지연 해결을 위해 브리지를 활용하여 장치 속도별(시스템·고속·확장)로 버스를 분리하는 계층적 설계 방식 • 버스 중재 메커니즘: 복수의 마스터 간 버스 경합 시 중앙집중식·분산식 및 직렬·병렬 연결 구조를 통해 버스 사용권을 할당하는 제어 체계 • 우선순위 결정 및 폴링: 하드웨어·소프트웨어 기반의 고정·가변 우선순위 부여와 주기적 상태 검사를 통한 효율적인 버스 자원 점유 관리 절차 |
||
| 12장. 중앙처리장치의 명령어 | ||
|
[11강] 어셈블리 프로그램의 이해. 명령어 사이클
|
0:
50:
45
|
|
|
어셈블리 프로그램의 이해 및 명령어 사이클 분석
• 어셈블리 언어 및 어셈블러: 니모닉 코드를 활용한 기계어 기호화 및 오브젝트 코드 변환 체계 정의 • 명령어 형식과 주요 연산: 레이블·연산부·오퍼랜드 구조를 통한 LOAD·STORE·JUMP 등 데이터 이동 및 처리 절차 • 명령어 사이클 및 마이크로 연산: PC·IR·MAR·MBR 레지스터 기반 인출-실행 단계별 원자 연산 및 클록 시간 분석 |
||
|
[12강] 명령어 집합. 축소 명령어 집합 컴퓨터의 개념
|
1:
11:
42
|
|
|
명령어 집합 구조와 CISC 및 RISC 비교 분석
• 명령어 집합(ISA): 연산 코드와 오퍼랜드 기반의 CPU 동작 정의 체계 및 설계 최적화 핵심 요소 정리 • 명령어 주소 형식: 0~3주소 방식별 스택·누산기 활용 구조와 연산 효율성 및 프로그램 길이 제어 원리 분석 • CISC 및 RISC 구조: 명령어 복잡도·길이·메모리 아키텍처 대비를 통한 하드웨어 처리 속도 및 프로세서 최적화 방향 제시 |
||
| 13자아. 컴퓨터 명령어를 효과적으로 실행하기 위한 기법 | ||
|
[13강] 주소지정 방식
|
0:
38:
33
|
|
|
컴퓨터구조 주소지정 방식 종류 및 특징 요약
• 주소지정 방식 및 직접·간접 모드: 명령어 비트 효율화와 유효 주소(EA) 결정을 위한 메커니즘으로 기억장치 액세스 횟수와 주소 공간 확장성 결정 • 즉시·묵시적 및 레지스터 주소지정: 오퍼랜드에 상수를 직접 포함하거나 CPU 내부 레지스터를 활용하여 기억장치 액세스 없이 데이터 처리 속도 극대화 • 변위 주소지정 방식(상대·인덱스·베이스): PC, IX, BR 레지스터와 변위값의 연산을 통해 분기 제어, 배열 데이터 처리, 세그먼트 위치 지정 유연성 제공 |
||
|
[14강] 인터럽트 처리. 명령어 파이프라이닝
|
1:
02:
21
|
|
|
인터럽트 처리 과정 및 명령어 파이프라이닝 기술
• 인터럽트 메커니즘: CPU 중단 시점의 복귀 주소 스택(Stack) 저장 및 ISR(인터럽트 서비스 루틴) 호출을 통한 시스템 예외 상황 처리 절차 • 다중 인터럽트 제어: 원인별 인터럽트 분류(SVC·프로그램·입출력)와 우선순위(Priority) 기반의 순차 및 중첩 처리 방식 정의 • 명령어 파이프라이닝: 명령어 단계별(IF·ID·OF·EX·WO) 병렬 실행을 통한 처리량 극대화 및 자원 충돌·분기 지연 등 성능 저해 요인 분석 |
||
| 14장. 마이크로 연산과 제어장치 | ||
|
[15강] 제어장치의 개념. 마이크로 연산
|
1:
11:
11
|
|
|
제어장치 개념 마이크로 연산 및 명령어 사이클 분석
• 제어장치 구현 및 구성: 하드와이어드·마이크로프로그램 기반 제어 신호 전달 체계와 주요 레지스터(PC, IR, MAR, MBR)의 내부 구조 요약 • 마이크로 연산 체계: 프로그램 수행 최소 단위인 원자 연산 정의 및 레지스터 전송 언어(RTL)를 활용한 정보 이동 기호 표기법 규정 • 명령어 사이클 및 ICC: 인출·간접·실행·인터럽트 부 사이클별 레지스터 동작 절차와 CPU 상태 식별용 2진 코드(ICC) 분석 |
||
|
[16강] 제어장치 모델의 구현
|
0:
42:
24
|
|
|
컴퓨터구조 제어장치 모델의 구현 및 유형 분석
• 제어장치 입출력 모델: 클록·명령어 레지스터·플래그 기반 입력 분석 및 CPU 내외부 연산·데이터 전송 제어 신호 생성 • 명령어 사이클 제어: 인출·간접·실행·인터럽트 단계별 마이크로 연산 순서 정의 및 타이밍 기반 레지스터 전송 동작 제어 • 제어장치 구현 방식: 고속 논리 회로 중심의 하드와이어드 방식과 제어 기억장치(ROM) 기반의 유연한 마이크로 프로그램 방식 구조 분석 |
||
|
[17강] 마이크로 프로그램을 이용한 제어
|
0:
37:
48
|
|
|
마이크로 프로그램 제어장치 구조 및 동작 원리
• 마이크로 프로그램 제어: 펌웨어 기반의 유연한 제어 방식 및 수평적·수직적 마이크로 명령어 설계 구조 요약 • 제어장치 핵심 구성 요소: CAR·CBR·제어 기억장치·순서제어 모듈의 상호작용을 통한 명령어 처리 및 주소 지정 원리 분석 • 실행 사이클 및 코드화 방식: 인출·실행 단계의 순차적 동작과 직접·간접 코드화를 통한 제어 신호 생성 절차 정리 |
||
| 15장. 병렬 컴퓨터 구조 | ||
|
[18강] 병렬 처리의 개념. 병렬 컴퓨터의 분류
|
0:
41:
04
|
|
|
병렬 처리 개념 및 Flynn의 컴퓨터 구조 분류
• 병렬 처리 및 주요 해결 과제: 다중 프로세서 기반 태스크 동시 수행 원리와 분할·스케줄링·동기화 등 시스템 성능 극대화 기술 • Flynn의 컴퓨터 구조 분류: 명령어와 데이터 스트림 수에 따른 SISD·SIMD·MISD·MIMD 체계 및 배열·다중 프로세서의 구조적 특징 • MIMD 시스템 기억장치 결합 방식: 공유 기억장치를 사용하는 밀접 결합과 독립 지역 기억장치 및 메시지 전송 기반의 느슨 결합 구조 비교 |
||
|
[19강] 배열 프로세서와 다중 프로세서의 개념
|
0:
34:
44
|
|
|
배열 프로세서와 다중 프로세서의 개념 및 캐시 일관성 유지 기법
• 병렬 프로세서 분류: SIMD(단일 제어·동기) 및 MIMD(다수 제어·자율) 모델의 제어 구조와 운영체제 핵심 기능 정의 • 상호연결 및 기억장치 아키텍처: 공유 버스·크로스바 스위치 기반 연결 방식과 밀접 결합(공유)·느슨 결합(분산) 메모리 점유 구조 분석 • 캐시 일관성 메커니즘: 데이터 불일치 방지를 위한 소프트웨어 제어 및 하드웨어 기반 디렉토리·스누피 프로토콜 동작 원리 요약 |
||
|
[20강] 다중 프로세서 시스템
|
0:
29:
59
|
|
|
다중 프로세서 시스템 및 클러스터 컴퓨팅 구조
• 대칭형 다중 프로세서(SMP): 동일 성능 프로세서들의 기억장치 공유와 통합 운영체제 제어를 통한 밀접 결합 시스템 구축 및 점진적 확장성 제공 • SMP 상호연결망: 시분할 버스의 단순성, 다중포트의 독립 통로 확보, 중앙 제어 장치의 데이터 흐름 중재를 통한 프로세서 간 자원 접근 최적화 • 클러스터 시스템: 독립 노드 연결 기반의 선형 확장성 확보와 결함 관리 및 부하 균등(Load Balancing) 기능을 통한 고가용성 컴퓨팅 환경 실현 |
||
한준탁 교수님
컴퓨터(시스템) 구조Ⅱ
