홈 > 강의소개
논리회로(디지털공학개론)
김동욱 교수
인천대학교 대학원 전자공학과 석사과정
인하대학교 대학원 전자공학과 박사수료
인천대학교 대학원 전자공학과 석사과정
인하대학교 대학원 전자공학과 박사수료
서울과학기술대학교
차의과학대학교
여주대학교
현) 유니와이즈 전임교수
AI가 이끄는 스마트한 학습 경험, AI 튜터와 함께 더 빠르고, 더 깊게 학습하세요.
긴 강의 내용을 AI가 핵심만 요약하여 복습 시간을 단축시킵니다.
강의에서 가장 중요한 키워드와 개념을 자동으로 추출해 제공합니다.
학습한 내용을 바탕으로 AI가 생성한 퀴즈를 풀며 이해도를 점검합니다.
모르는 부분을 24시간 언제든 AI 튜터에게 질문하고 답변을 받습니다.
총 14개 챕터, 41강으로 구성되어 있습니다.
| 제목 | 강의시간 | 상세내용 |
|---|---|---|
|
[1강] 논리회로(디지털 공학) 오리엔테이션
|
0:
17:
22
|
|
|
논리회로 디지털 공학 강의 개요
• 디지털 시스템 기초: 개념, 아날로그 차이, 수 체계, 논리 게이트 및 주요 구성 요소(가산기, 인코더, 멀티플렉서) 원리 분석 • 논리회로 설계 및 분석: 불대수, HDL 기반 간략화, 조합 논리회로의 현재 입력 기반 기능(비교기, 가산기) 구현 • 순서 논리회로 및 응용: 플립플롭, 카운터 등 내부 상태 기반 동작, 집적회로(IC) 기술, 시스템 시뮬레이션 및 검증 |
||
| 1장. 디지털 개념 | ||
|
[2강] 디지털 개념 (1)
|
0:
45:
42
|
|
|
디지털 개념 및 아날로그-디지털 변환과 시스템
* **디지털 기초 개념**: 아날로그-디지털 변환(샘플링·양자화·부호화) 원리, 이진 논리 및 디지털 파형(주기·듀티 사이클) 특성 분석. * **논리 연산 및 데이터 전송**: AND·OR·NOT 게이트의 기본 기능과 직렬·병렬 전송 방식의 원리 및 적용 이해. * **디지털 시스템 구성 요소**: 비교기·가산기·코드 변환기·MUX/DMUX·저장(레지스터·플립플롭)·카운터의 기능 및 설계 핵심. |
||
|
[3강] 디지털 개념 (2)
|
0:
45:
15
|
|
|
디지털 개념 (2)
• IC 기본: IMT, SMT 패키징 방식, 핀 번호 체계, SSI부터 ULSI까지의 집적도 분류 및 BJT, FET, CMOS 트랜지스터 기술로 디지털 회로 구조 이해 • 측정 및 분석 장비: 오실로스코프는 신호 파형을, 논리 분석기는 논리 데이터 및 불대수를 측정하고 분석하여 회로 동작 파악 • PLD 설계: PAL, PLA, GAL 등 프로그래밍 가능 논리 소자의 AND/OR 배열 기반 논리 구현 및 CAD 툴, 라이브러리를 활용한 설계·시뮬레이션·라이팅 과정 |
||
| 2장. 수체계, 연산 및 코드 | ||
|
[4강] 수체계, 연산 및 코드 (1)
|
0:
55:
55
|
|
|
수체계, 연산 및 코드 (1)
* **수체계 및 2진수 연산**: 10진수·2진수 기본 개념과 가중치, 덧셈·뺄셈 연산의 캐리·보로 원리 학습. * **음수 표현과 보수**: 1의 보수 및 2의 보수를 이용한 음수 표현 방식과 컴퓨터의 2의 보수 기반 뺄셈 연산 이해. * **부호화된 수 및 부동소수점**: 부호 비트를 활용한 다양한 수 표현 범위와 가수·지수로 구성된 부동소수점 표현 구조 분석. |
||
|
[5강] 수체계, 연산 및 코드 (2)
|
0:
47:
29
|
|
|
수체계, 연산 및 코드 (2)
* 부호 표시수 산술 연산: 2의 보수 기반 덧셈, 뺄셈, 곱셈, 나눗셈 절차 및 캐리 처리 원리 학습 * 오버플로우 및 진수 변환: 연산 범위 초과 오버플로우 개념과 16진수, 8진수 간 2진수 변환 방법 이해 * BCD 코드 연산: 10진수 4비트 이진 표현 BCD 개념 및 덧셈 시 6 보정 처리 원리 분석 |
||
|
[6강] 수체계, 연산 및 코드 (3)
|
0:
51:
26
|
|
|
디지털 코드: 그레이 코드, 문자 코드, 오류 검출 및 정정 코드
• 디지털 코드 개요: 가중치 없는 그레이 코드로 데이터 전송 효율 증대 및 이진수 상호 변환 원리 파악 • 문자 코드 및 오류 검출: ASCII, Unicode를 통한 문자 표현 표준화와 패리티 비트, CRC를 활용한 데이터 오류 검출 절차 • 오류 정정 코드: 해밍 코드를 활용한 오류 위치 특정 및 데이터 자동 정정 원리로 디지털 통신 신뢰성 확보 |
||
| 3장. 논리게이트 | ||
|
[7강] 논리게이트 (1)
|
0:
49:
22
|
|
|
논리 게이트 기본 개념 및 특성
• 논리 게이트 기본 원리: 낫, 엔드, 오아 게이트의 심벌, 진리표, 논리식, 타이밍 다이어그램을 통한 디지털 논리 회로의 기본 동작 이해 • 논리 게이트 구현 및 특징: 스위치, 트랜지스터, 다이오드 회로 구성과 7400 시리즈 IC의 물리적 구현 및 특성 분석 • 논리 회로 시뮬레이션: 멀티심 등 도구를 활용한 진리표 및 논리식 검증, 실제 응용 회로 설계 및 동작 예측 능력 습득 |
||
|
[8강] 논리게이트 (2)
|
0:
55:
53
|
|
|
논리게이트 (2) 및 디지털 IC 특성
• 논리게이트 개념: NAND, NOR, XOR, XNOR 게이트의 진리표, 논리식, 드모르간 법칙을 통한 기본 연산 및 패리티/비교기 기능. • 디지털 IC 특성: TTL, CMOS IC 종류별 구성 및 소비 전력, 전파 지연 시간, 팬아웃, 속도-전력 곱 등 핵심 파라미터 분석. • 프로그램 가능한 논리회로 (PLA): AND/OR 어레이 구조와 퓨즈/안티퓨즈 기술을 활용한 임의의 논리 함수 구현 원리. |
||
| 4장. 부울 대수와 논리 간략화 | ||
|
[9강] 부울 대수와 논리 간략화 (1)
|
0:
54:
33
|
|
|
부울 대수와 논리 간략화 (1)
• 불대수 기본 개념: AND/OR/NOT 연산, 핵심 법칙을 활용하여 디지털 논리회로 설계 및 간략화 기초 원리 이해 • 드모르강의 정리: 논리식 변환 규칙 학습으로 NAND/NOR 게이트 효율적 구현 및 복잡한 논리회로 단순화 적용 • 논리회로 불식 및 진리표: 회로 분석, 표준항/일반항 구분을 통한 진리표 작성으로 논리회로 동작 검증 및 간략화 기법 적용 |
||
|
[10강] 부울 대수와 논리 간략화 (2)
|
0:
53:
50
|
|
|
부울 대수와 논리 간략화의 표준형 및 카르노 맵 소개
• 부울 대수 표준형: 논리식을 곱의 합(SOP)과 합의 곱(POS)으로 표현하며, 최소항과 최대항을 통해 진리표 출력값(1/0)을 정의. • 최소항/최대항 관계: 표준 곱항/합항으로 상호 보수 관계를 가지며, 드모르간 법칙 기반의 불식 변환을 가능하게 함. • 카르노 맵(K-map): 논리식 시각적 간략화 도구로, 인접 셀의 단일 변수 차이를 활용하여 최적화된 회로 설계를 위한 그룹핑 원리 제공. |
||
|
[11강] 부울 대수와 논리 간략화 (3)
|
0:
59:
30
|
|
|
부울 대수와 논리 간략화 (K-맵 활용)
• 부울 대수 K-맵: 표준 및 비표준 SOP 형태 부울식을 시각화하여 논리 간략화 기초 다지기 • K-맵 간략화 원리: 2의 거듭제곱 그룹화 규칙을 적용해 최소 변수와 최소 게이트 수 확보 • Don't Care 조건 활용: 미사용 입력을 '1' 또는 '0'으로 선택 적용하여 그룹 확장 및 회로 최적화 |
||
|
[12강] 부울 대수와 논리 간략화 (4)
|
0:
45:
27
|
|
|
세븐 세그먼트 표시기 논리 회로 설계 및 간략화
• 세븐 세그먼트 표시기: 7개 LED 세그먼트 기반 숫자 표시 장치로, 커먼 애노드/캐소드 타입 구분을 통한 동작 방식 정의 • 논리 회로 설계: BCD 입력 진리표 작성 후 K-맵 및 Don't Care 조건을 활용하여 각 세그먼트의 논리식 간략화 • 최종 회로 구현: 간략화된 논리식을 바탕으로 게이트 수 최적화를 통해 세븐 세그먼트 제어 회로 설계 및 구현 |
||
|
[13강] 부울 대수와 논리 간략화 (5)
|
0:
53:
28
|
|
|
부울 대수 및 고변수 논리 간략화와 HDL 기초
* 고변수 카노 맵: 5변수 및 6변수 K-map을 활용한 논리식 간략화 기법과 인접성 판단 원리. * 하드웨어 기술 언어 (HDL): VHDL의 데이터 흐름, 동작, 구조체 모델링 방법론과 엔티티·아키텍처 구조. * 디지털 회로 설계 응용: 세븐 세그먼트 디스플레이 설계에서 K-map 간략화와 VHDL 모델링 적용. |
||
| 5장. 조합 논리의 해석 | ||
|
[14강] 조합 논리의 해석 (1)
|
0:
52:
01
|
|
|
조합 논리회로 해석 및 설계 기본
• 조합 논리회로: 입력에 즉시 반응하는 메모리 없는 디지털 회로의 해석, 불 대수식과 진리표를 통한 설계 원리 이해. • K-맵 간략화: 불 대수식 최적화 및 효율적인 논리회로 설계; Exclusive OR(XOR)/NOR 게이트: 패리티 비트 생성 및 오류 검출 기능 숙달. • 논리회로 설계: 복잡한 불 대수식 및 진리표 분석 후 K-맵, 드모르간 정리를 활용한 최적화된 회로 구현 및 재설계 능력 습득. |
||
|
[15강] 조합 논리의 해석 (2)
|
0:
53:
37
|
|
|
조합 논리 해석 (2) - 게이트 구현, 분석 및 진단
• 난드/노아 게이트 구현: 드모르강 정리를 활용한 기본 논리 게이트 구성 및 이중 기호 변환을 통한 회로 해석. • 조합 논리 회로 분석: 펄스 파형을 이용한 게이트 특성 기반 동작 분석 및 개방/단락 고장 유형별 진단 절차. • VHDL 컴포넌트 설계: 엔티티, 아키텍처, 포트 맵을 활용한 구조적 모듈화 및 재사용성 증진. |
||
| 6장. 조합 논리의 기능 | ||
|
[16강] 조합 논리의 기능 (1)
|
0:
55:
41
|
|
|
조합 논리의 기능 (1): 가산기
• 조합 논리 가산기: 이진수 덧셈 연산을 위한 핵심 회로로, 기본 덧셈 및 캐리 처리를 담당. • 반가산기/전가산기: 1비트 이진 덧셈의 기본 및 자리올림(캐리)을 처리하는 핵심 논리 회로 구성. • 병렬 가산기: 다비트 이진수 덧셈을 위해 전가산기를 직렬 연결하며, 캐스케이딩을 통한 확장 및 디지털 시스템 계산에 응용. |
||
|
[17강] 조합 논리의 기능 (2)
|
0:
38:
43
|
|
|
조합 논리의 기능: 리플 캐리/룩어헤드 캐리 가산기 및 비교기
* 리플 캐리 가산기: 순차적 캐리 전달로 인한 지연 문제와 그 동작 방식의 이해. * 룩어헤드 캐리 가산기: 캐리 발생($G_i$) 및 전달($P_i$) 논리를 활용하여 캐리 지연을 제거하는 병렬 가산 원리 학습. * 비교기: 이진수 크기 비교 논리와 다비트 비교기(74LS85)의 캐스케이딩을 통한 시스템 확장 방법 분석. |
||
|
[18강] 조합 논리의 기능 (3)
|
1:
00:
01
|
|
|
조합 논리 회로 디코더 기능 및 응용
* **디코더 개념**: N비트 이진 코드를 최대 $2^N$개의 정보로 변환하여 특정 출력선을 활성화하는 조합 논리 복호기. * **디코더 기능 및 구조**: 이네이블 단자로 IC 동작 제어, 디멀티플렉서 및 칩 선택 수행하며 난드 게이트 기반 액티브 로우 출력 특징. * **디코더 응용 및 확장**: 이진 코드 검출, 주소 디코딩, BCD-10진 변환, 세븐 세그먼트 표시 등 광범위한 디지털 시스템에 활용, 캐스케이딩으로 확장 가능. |
||
|
[19강] 조합 논리의 기능 (4)
|
0:
40:
02
|
|
|
조합 논리 기능 4: 인코더
• 인코더 기초 개념: $2^n$개 입력 중 활성 신호를 $n$비트 2진 코드로 변환하는 부호기 정의 및 디코더와의 기능 비교. • 우선순위 인코더: 여러 입력 동시 활성화 시 최우선 순위 입력을 처리하며 74LS148 등 Active Low IC의 동작 원리 분석. • 10진수-BCD 인코더 및 시스템 응용: 10진수 입력을 BCD 코드로 변환하는 74LS147과 키보드 인코더, 회로 확장 및 통합 기법 학습. |
||
|
[20강] 조합 논리의 기능 (5)
|
0:
37:
49
|
|
|
코드 변환기의 종류 및 구현
• 코드 변환기: 디지털 시스템의 정보 처리 효율과 오류 방지를 위한 조합 논리 회로의 기능과 역할. • 코드별 변환 원리: BCD-이진/3초과 가산, 이진-그레이/그레이-이진 XOR 연산을 활용한 코드 변환 절차. • 회로 구현 및 최적화: 진리표, K-맵 간소화, 돈케어 조건 활용 및 논리 게이트 기반 회로 설계. |
||
|
[21강] 조합 논리의 기능 (6)
|
1:
14:
07
|
|
|
조합 논리의 기능 (6) - 멀티플렉서와 디멀티플렉서
• 멀티플렉서(MUX): 다수의 입력 중 하나를 선택하여 출력하는 데이터 선택기로, 논리 함수 생성 및 표시 제어에 활용. • 디멀티플렉서(DMUX): 하나의 입력을 다수의 출력 중 하나로 분배하는 데이터 분배기로, MUX와 반대 기능을 수행. • 패리티 비트: 데이터 전송 시 오류를 검출하기 위한 비트로, MUX/DMUX와 통합되어 신뢰성 있는 시스템 구축. |
||
| 7장. 래치, 플립플롭 | ||
|
[22강] 래치, 플립플롭 (1)
|
0:
51:
40
|
|
|
래치, 플립플롭, 타이머 (1)
• 순서 논리 회로: 메모리 기능을 포함한 디지털 회로이며, 래치와 플립플롭이 대표적인 기억 소자. • SR 래치: Set/Reset/Hold 기능을 가진 1비트 기억 소자이나 부정 상태 문제가 있으며, D 래치는 이를 개선한 데이터 전달용 래치. • 게이트화 래치: Enable 신호로 동작 시점을 제어하며, 스위치 바운스 제거 등 실용적 응용에 활용. |
||
|
[23강] 래치, 플립플롭 (2)
|
1:
09:
19
|
|
|
래치, 플립플롭, 타이머 (2) - 엣지 트리거 플립플롭
• 플립플롭: 클럭 신호의 엣지에 동기하는 쌍안정 메모리 소자로, SR, D, JK, T 플립플롭 유형별 고유한 동작 원리 및 특성 분석. • 엣지 트리거 동작: 펄스 천이 감지 회로를 통한 클럭 모서리 감지 및 정확한 출력 변화 제어. • JK·T 플립플롭 토글: 금지 상태 개선 및 계수기 회로 활용, 비동기 프리셋·클리어 기능으로 강제 초기화/제어. |
||
|
[24강] 래치, 플립플롭 (3)
|
0:
45:
26
|
|
|
래치, 플립플롭, 타이머 심화 (3)
* 플립플롭 타이밍 매개변수: 전파 지연, 셋업, 홀드 시간, 최대 클럭 주파수 등으로 플립플롭의 신뢰성 동작 특성을 분석. * D 플립플롭 레지스터: 병렬 입력 데이터를 병렬로 저장 및 출력; JK 플립플롭 주파수 분주기: 토글 모드를 활용하여 입력 주파수를 분주. * 비동기식 카운터: 이전 단 출력 클럭 연결을 통해 카운트 값을 증감하는 업/다운 카운터 구현. |
||
| 8장. 카운터 | ||
|
[25강] 카운터 (1)
|
0:
42:
40
|
|
|
카운터의 기본 개념 및 비동기식 카운터
• 카운터 개요: 플립플롭 기반 순차회로로, 클럭 펄스에 따라 정해진 상태를 반복하며 개수기 및 분주기 기능 수행. • 비동기식 카운터 원리: 앞단 플립플롭 출력을 다음 단 클럭으로 활용하며, N비트 상향/하향 카운터 구성 및 전파 지연 누적 특성 분석. • 카운터 전파 지연 및 최대 주파수: N개 플립플롭의 총 전파 지연($N \times t_p$)을 기반으로 오동작 방지를 위한 최대 클럭 주파수($1/(N \times t_p)$) 계산. |
||
|
[26강] 카운터 (2)
|
0:
43:
06
|
|
|
디지털 공학 카운터 개념 및 설계
* **디지털 카운터 개념**: JK/T 플립플롭 기반 M진 순차 논리회로로, NAND 게이트 클리어 및 프리셋 로직을 통해 카운트 범위와 시작 값을 제어. * **비동기 카운터 설계**: BCD 카운터 등 목표 카운트 값에서 NAND 게이트로 플립플롭을 초기화하며, 글리치 문제 발생 가능성 및 제어 원리 이해. * **IC 활용 카운터**: 74LS93, 74LS90 IC를 사용하여 10진, 12진, 16진 등 다양한 카운터를 효율적으로 설계하고 실제 회로에 구현. |
||
|
[27강] 카운터 (3)
|
1:
05:
28
|
|
|
동기 카운터의 특징 및 설계
* 동기 카운터 설계: 비동기 카운터 전파 지연 문제 해결을 위한 공통 클럭 기반 JK 플리플롭 회로, 여기표·K-맵으로 논리식 유도 및 구현. * N비트 동기 이진 카운터: 하위 비트들의 논리곱으로 상위 비트 JK 입력 구현; 10진 카운터: 돈 케어 항 활용 0-9 범위 카운트. * 74HC163 IC: 프리셋·동기 클리어·이네이블 및 캐스케이딩 기능을 갖춘 4비트 동기 이진 업 카운터. |
||
|
[28강] 카운터 (4)
|
0:
38:
52
|
|
|
동기식 상하향 카운터 및 순서논리회로 해석
• 동기식 상하향 카운터: 외부 입력 제어에 따른 상향/하향 카운트 원리 및 74LS190 IC의 로드, MAX/MIN, CTEN 기능과 타이밍 특성 분석. • 순서논리회로 개념: 메모리 요소 포함 클럭 기반 상태 전이 특성 이해, 출력이 상태에만 의존하는 무어 머신과 입력에도 의존하는 밀리 머신 비교. • 순서논리회로 해석 과정: 임의 회로 분석을 위한 변수 명칭 부여, 불대수 유도, 상태표/상태도 작성, 상태 방정식 유도 및 회로 동작 설명의 6단계 절차. |
||
|
[29강] 카운터 (5)
|
0:
45:
13
|
|
|
카운터 설계 및 플립플롭 여기표 분석
* 플립플롭 여기표: 현재-다음 상태에 따른 플립플롭 입력(SR, JK, D, T) 결정 원리 및 순서 논리 회로 설계 핵심 도구. * 동기식 순서 논리 회로 설계: 상태도, 상태표, 플립플롭 여기표 유도, 논리식 간소화, 회로도 구현의 체계적 7단계 절차. * 카운터 설계 및 검증: 특정 순서·그레이 코드 카운터 설계 예시, Don't Care 조건 활용, 시뮬레이션 검증 및 글리치·해저드 문제 해결. |
||
|
[30강] 카운터 (6)
|
0:
58:
43
|
|
|
카운터 종속 연결, 디코딩, 응용
* **카운터 종속 연결**: 비동기 및 동기 카운터 구성 원리, 절단 시퀀스를 활용한 N분주 및 주파수 분주 기능. * **카운터 디코딩**: 특정 이진 상태 감지, 전파 지연 글리치 문제 분석 및 스트로빙 기법으로 안정적 출력 제어. * **카운터 응용**: 디지털 시계, 자동차 주차제어, 병렬-직렬 데이터 교환 등 디지털 시스템의 핵심 구성 요소. |
||
| 9장. 시프트 레지스터 | ||
|
[31강] 시프트 레지스터 (1)
|
0:
58:
18
|
|
|
시프트 레지스터의 이해와 종류
• 시프트 레지스터: D 플립플롭 기반 이진 데이터 저장 및 클럭 펄스에 따른 비트 이동을 통한 직렬-병렬 변환 수행. • 레지스터 종류: SISO, SIPO, PISO, PIPO 등 입출력 방식에 따라 분류되며 데이터 흐름과 산술 연산 지원. • 동작 제어: Load, Shift, Clear 신호와 클럭 펄스로 데이터 적재, 시프트 및 출력 순서 결정 원리. |
||
|
[32강] 시프트 레지스터 (2)
|
1:
07:
55
|
|
|
시프트 레지스터 동작 및 응용
• 시프트 레지스터: 병렬 입출력, 양방향, 범용 기능을 통해 직렬·병렬 데이터의 이동, 저장, 변환을 수행하는 순차 논리회로. • 존슨 카운터·링 카운터: 플립플롭 연결 방식(보수/직접)에 따라 $2N$ 또는 $N$가지 고유 상태를 생성하는 특수 카운터. • 쉬프트 레지스터 응용: 시간 지연, 직렬-병렬 변환, UART 통신, 디지털 금고 시스템 구현에 활용. |
||
| 10장. 메모리 | ||
|
[33강] 메모리 (1)
|
0:
34:
22
|
|
|
메모리 개요 및 분류
* 메모리 기초 개념: 비트·바이트·워드 등 데이터 단위와 메모리 주소 지정, 용량 계산 원리 이해 * 메모리 구조 및 동작: MAR·MBR·버스 종류(데이터, 주소, 제어) 및 데이터 읽기/쓰기 과정 분석 * 메모리 분류: ROM(비휘발성)과 RAM(휘발성)의 특징 및 SRAM(플립플롭)·DRAM(콘덴서)의 차이점 비교 |
||
|
[34강] 메모리 (2)
|
0:
53:
25
|
|
|
메모리 (SRAM, DRAM) 종류 및 동작 원리
• SRAM: 플립플롭 기반 고속 휘발성 메모리로, 캐시 메모리에 활용되어 CPU와 외부 장치 간 속도 차이를 완충하며 데이터 입출력을 수행. • DRAM: 캐패시터 기반 휘발성 메모리로, 주기억장치에 사용되며 리프레시 및 주소 멀티플렉싱을 통해 데이터를 저장 및 관리. • 메모리 계층 구조: SRAM과 DRAM 등 RAM 유형별 특성을 활용, 속도·용량·비용을 최적화하여 시스템 전반의 성능과 효율성을 증대. |
||
|
[35강] 메모리 (3)
|
0:
40:
04
|
|
|
메모리 (3)
• ROM 종류 및 구조: Mask, PROM, EPROM, EEPROM 등 읽기 전용 메모리 유형, MOS 트랜지스터 셀 구조와 디코더/OR 게이트 기반 조합 논리회로 구현 원리 분석 • 플래시 메모리 원리: 플로팅 게이트 셀 구조, 쓰기·읽기·지우기 동작 시 터널링·핫 캐리어 인젝션 등 전하 이동 메커니즘 이해 • 특수 메모리 및 모듈: USB, SD 카드 등 저장장치 종류와 SIMM/DIMM 모듈 구조, 메모리 뱅크 선택과 주소 지정을 위한 혼합 인터리빙 방식 분석 |
||
| 11장. 집적회로 기술 | ||
|
[36강] 집적회로 기술 (1)
|
0:
53:
50
|
|
|
집적회로 기술 기본 특성 및 CMOS 회로
• 집적회로 파라미터: 공급 전압, 논리 레벨, 잡음 여유도, 전력 소모, 전파 지연, 팬아웃 등 IC 동작 특성 및 성능 지표 정의 • MOS 트랜지스터: NMOS/PMOS 스위칭 특성과 구조 기반 CMOS 인버터, NAND, NOR 게이트 등 기본 논리회로 동작 원리 파악 • CMOS 논리회로 설계: 복합 불대수 함수 구현을 위한 Pull-Up/Pull-Down 네트워크 구성 원리 및 개방 드레인, 3상태 게이트 활용 |
||
|
[37강] 집적회로 기술 (2)
|
0:
49:
53
|
|
|
집적회로 기술 (2)
* TTL 회로 기본 원리: 바이폴라 트랜지스터 컷오프/Saturation 동작, 토템폴 출력 구조를 통한 스위칭 구현. * TTL 게이트 종류 및 특성: 표준 NAND, Inverter, 개방형 컬렉터, 3-State, 쇼트키 TTL의 동작 분석 및 전류 유출/유입, 팬아웃 계산. * TTL 설계 및 적용: 와이어드 엔드, 미사용 입력 처리, 시뮬레이션 검증을 통한 집적회로 설계 및 실제 응용. |
||
| 12장. 신호 인터페이스 및 DSP | ||
|
[38강] 신호 인터페이스 및 DSP (1)
|
1:
05:
15
|
|
|
신호 인터페이스 및 DSP 기초
• 디지털 신호 처리(DSP): 아날로그 신호를 샘플링, 양자화, 부호화하여 디지털로 변환, 처리하는 핵심 개념과 시스템 구성 요소 정의 • 아날로그-디지털 변환(ADC) 원리: 나이키스트 샘플링 정리, 필터링을 통한 알리아싱 방지, 플래시·SAR 등 주요 ADC 동작 방식 및 장단점 분석 • ADC 오류 진단 및 응용: 코드 상실, 부정확한 코드, 옵셋 오류 유형별 특성 이해 및 ADC0804 등 실제 변환기의 기능 활용 |
||
|
[39강] 신호 인터페이스 및 DSP (2)
|
0:
28:
51
|
|
|
디지털-아날로그 변환 및 DSP 개념
• 디지털-아날로그 변환(DAC) 원리: 이진 가중치 및 R-2R 사다리꼴 저항망을 이용한 디지털 신호 아날로그 변환 구조. • DAC 성능 특성 및 오류: 분해능, 정확도, 선형성 등 주요 성능 지표와 비단조성, 이득 오류 등 변환 오류 유형. • 디지털 신호 처리(DSP) 기술: 실시간 대용량 데이터 처리, 하드웨어 승산기 특징 및 통신·멀티미디어 분야 활용. |
||
| 13장. 컴퓨터 개념 | ||
|
[40강] 컴퓨터 개념
|
1:
05:
11
|
|
|
마이크로프로세서 및 컴퓨터 시스템의 이해
• 컴퓨터 시스템: CPU, 메모리, 입출력 포트, 버스 등 하드웨어 구성과 운영체제, 응용 소프트웨어 기능 이해. • 마이크로프로세서(MPU): 폰노이만/하버드 아키텍처, CISC/RISC 명령어 구조, 파이프라인 기법을 통한 명령어 실행 원리. • 시스템 제어 및 프로그래밍: 인터럽트, 데이터 전송(폴링/셀렉팅) 메커니즘과 어셈블리어 포함 프로그래밍 언어의 기본 활용. |
||
| 부록 | ||
|
[41강] 정오표
|
0:
00:
00
|
|
|
교재만 있습니다.
|
||
김동욱 교수님
논리회로(디지털공학개론)
