강의목록

ALL PASS + 할인패키지

강의소개

홈 > 강의소개

전자회로 문제풀이 통합과정

백주기 교수

단국대학교 대학원 통신공학 석사과정
단국대학교 대학원 통신공학 박사졸업

학력

단국대학교 대학원 통신공학 석사과정
단국대학교 대학원 통신공학 박사졸업

강의경력

인천대학교
현) 유니와이즈 전임교수

교수님 강의 보러가기

강좌 소개: 🤖 **유니와이즈 AI 튜터 탑재!**
- AI강의요약, AI질문채팅, AI문제생성 가능
- 강의는 기본, 최신 트렌드 학습은 AI 튜터로 24시간 학습!

✅ **아날로그·전자회로 완전정복**:
- 다이오드·BJT·MOSFET부터 증폭기, 피드백, 주파수 응답, Op-Amp까지 핵심을 한 번에 정리하는 실전 중심 강의입니다.
✅ **대학 교과과정 중심 커리큘럼**:
- Sedra/Smith와 Floyd의 표준 흐름을 충실히 따르며, 이론-문제-실습으로 이어지는 학습 루프로 캡스톤·자격시험까지 대비합니다.
✅ **개념→모델→설계→시뮬레이션**:
- 물리 직관을 수학적 모델로 연결하고, 스펙 기반 회로 설계를 SPICE로 검증하는 엔지니어링 프로세스를 체득합니다.
✅ **프로젝트로 마무리**:
- 저잡음 증폭기 등 실전 프로젝트를 통해 이득·대역폭·안정도·잡음을 정량 검증하고 리포트로 문서화합니다.
교육 대상: 🎓 **전자/전기/반도체 전공 대학생**: 전자회로를 체계적으로 정복하고 캡스톤·연구실 참여를 준비하려는 학습자.
📚 **편입·전과·재수강생**: 회로이론 기초를 바탕으로 BJT/MOSFET·증폭기·피드백 개념을 빈틈없이 재정비하고 싶은 학생.
🏃 **하드웨어 취업·이직 준비자**: 아날로그/믹스드시그널, 통신·계측, 파워/오디오, IoT HW 직무 대비 포트폴리오를 강화하려는 예비 엔지니어.
🔬 **학부연구·캡스톤 팀**: 설계–시뮬레이션–프로토타입 전 과정을 프로젝트 중심으로 빠르게 학습하려는 팀/개인.
교재정보 및 참고문헌: 📘 **주교재**:
- 『마이크로전자회로(Microelectronic Circuits)』 최신 개정판 (Adel S. Sedra, Kenneth C. Smith 저 | 정원섭·김호성·도규봉 역 | 한티미디어)
- BJT/MOSFET, 증폭기, 피드백, Op-Amp, 차동 증폭기까지 아날로그 회로 전 범위의 표준 레퍼런스.
📖 **부교재**:
- 『전자회로(Electronic Devices)』 최신 개정판 (Thomas L. Floyd 저 | 손상희 역 | 퍼스트북)
- 바이어싱·소신호 해석 예제가 풍부해 문제 풀이·실습 보조 자료로 적합.

유니와이즈 AI학습의 특징

AI가 이끄는 스마트한 학습 경험, AI 튜터와 함께 더 빠르고, 더 깊게 학습하세요.

📝

AI 자동 요약

긴 강의 내용을 AI가 핵심만 요약하여 복습 시간을 단축시킵니다.

🔑

핵심 키워드 추출

강의에서 가장 중요한 키워드와 개념을 자동으로 추출해 제공합니다.

💡

AI 자동 퀴즈

학습한 내용을 바탕으로 AI가 생성한 퀴즈를 풀며 이해도를 점검합니다.

🤖

1:1 AI 튜터

모르는 부분을 24시간 언제든 AI 튜터에게 질문하고 답변을 받습니다.

AI 튜터 기능 체험하기

커리큘럼

총 12개 챕터, 130강으로 구성되어 있습니다.

커리큘럼
제목	강의시간	상세내용
[1강] 전자회로 문제풀이 오리엔테이션	0: 32: 54
전자회로 문제풀이 오리엔테이션 및 학습 전략 • 전자회로 문제풀이: 문제 파악, 회로 이론 및 능동 소자 이해 기반 물리적 개념 적용을 통한 응용 능력 강화 • 회로 해석 전략: 전공 수학 활용, 다양한 문제 접근, 주파수/시간 영역 해석으로 분석 능력 및 자신감 배양 • 학습 커리큘럼: 장별 요약, 연습문제, 주요 응용문제 해결을 통한 문제 해결 역량 체계적 향상
1장. 전자공학과 반도체
[2강] 전자공학과 반도체 (1)	0: 58: 13
전자공학과 반도체 기본 개념 및 증폭기 특성 • 전기 신호 전원 및 증폭기: 테브냉/노턴 등가 회로로 신호원을 표현하며, 증폭기는 신호 전력을 증가시키고 전압/전류/트랜스컨덕턴스/트랜스레지스턴스 유형을 가짐. • 주파수 응답 및 필터: 증폭기 주파수 응답은 전달 함수로 분석되며, 단일 시정수(STC) 회로망은 저역/고역 통과 필터 특성을 정의함. • 반도체 및 PN 접합: 실리콘 기반 도핑으로 N/P형 반도체를 형성하고, PN 접합은 확산/드리프트 전류 원리를 통해 다이오드 기본 동작을 구현함.
[3강] 전자공학과 반도체 (2)	1: 06: 32
전자회로 문제풀이: 테브냉 등가, 구형파 전력, 증폭기 효율 분석 • 테브냉 등가회로: 미지 회로망을 전압원과 등가 저항으로 모델링하여 전압 분배 법칙 기반 부하 전압 및 출력 전압을 분석. • 구형파 신호 전력: 푸리에 급수 고조파 성분과 시간 영역 계산을 통해 총 전력 및 고조파별 에너지 기여도를 분석. • 증폭기 효율: 직류 입력 전력과 교류 출력 전력의 비율 계산으로 증폭기 성능 지표와 동작 원리를 파악.
[4강] 전자공학과 반도체 (3)	1: 07: 06
전자회로 증폭기 모델링 및 이득 계산 • 다양한 증폭기 모델: 트랜스듀서, 완충, 다단 전압, 전류, 전달 컨덕턴스, 전달 레지스턴스 등 등가회로 분석 원리 학습 • 증폭기 이득 계산: 전압/전류 분배, 중간 단 로딩 효과를 고려한 전압, 전류, 전력 이득 및 데시벨(dB) 변환 방법 습득 • 시스템 이득 분석: 신호원 및 부하 연결 시 증폭기 특성 변화와 전체 시스템 이득 도출
[5강] 전자공학과 반도체 (4)	1: 00: 53
전자공학과 반도체 문제풀이 4강 • 증폭기 주파수 응답: 입력저항, 저역통과·고역통과 STC 필터 전달함수 및 3dB 주파수 분석 • 종속 전원 회로 입력저항: 테스트 전압/전류 방법을 통한 계산 원리 이해 • 트랜스컨덕턴스 증폭기 성능: 직류 이득 및 대역폭(3dB) 기반 부하 R/C 최적화 기법 적용
[6강] 전자공학과 반도체 (5)	1: 00: 09
반도체 전하 이동 및 농도 문제풀이 * 반도체 도핑 농도: 진성 캐리어 농도와 질량 작용 법칙 기반 도핑된 반도체 캐리어 및 억셉터/도너 농도 계산. * 전하 드리프트 현상: 전기장, 이동도를 활용한 전자 드리프트 속도, 통과 시간, 드리프트 전류 밀도 및 전류 분석. * 전하 확산 메커니즘: 농도 기울기 및 확산 계수를 이용한 확산 전류 밀도 계산과 소자 단면적 결정.
[7강] 전자공학과 반도체 (6)	1: 27: 09
전자회로 문제풀이 6강 (전압/전류 분배, 브리지, LC 공진, 스펙트럼) * 전압/전류 분배기: 특정 출력 전압 및 전류 확보를 위한 저항값 설계 및 조정; 불평형 브리지 회로: 테브냉 등가 회로를 활용한 전류/전압 해석. * 병렬 LC 공진: 복소 임피던스($Z = \frac{j\omega L}{1 - \omega^2 LC}$) 분석, 공진 주파수($\omega_0 = 1/\sqrt{LC}$) 도출 및 무한대 임피던스 특성 이해. * 사각파 스펙트럼 분석: 푸리에 급수 기반 고조파 성분 파악, 기본 주파수, 피크 전압, RMS 값, 주기 등 파형 파라미터 도출.
[8강] 전자공학과 반도체 (7)	1: 14: 50
전자회로 문제풀이: DAC/ADC, 증폭기 이득 및 주파수 응답 * N비트 DAC/ADC: 해상도 및 양자화 오류 계산, 최소 비트 수 결정 원리 * 증폭기 이득 분석: 전압/전류/전력 이득 dB 변환 및 부하 연결 시 이득/최대 출력 특성 분석 * 증폭기 주파수 응답: 보드선도 작성으로 3dB 차단 주파수 및 대역폭 분석
[9강] 전자공학과 반도체 (8)	1: 06: 27
전자공학과 반도체: 전달함수, Bode선도, 고유 캐리어 농도, 도핑 농도 • RC 2단 회로 전달함수와 Bode 선도: 입력 1차 로우패스·출력 1차 하이패스 필터 곱으로 대역통과 특성, 컷오프 주파수·최대 이득·대역폭을 주파수 영역에서 Bode 선도로 해석 • 실리콘 고유 캐리어 농도: $n_i = BT^{3/2}\exp(-E_g/2kT)$ 온도 의존식으로 진성 캐리어 농도와 이온화 원자 비율을 계산하고, 온도 상승에 따른 지수적 증가 특성 정량화 • 도핑된 Si 농도 관계: 열평형에서 $n_i^2 = np$ 진성 관계를 유지하며, n형 도핑 시 다수·소수 캐리어 농도와 도너 농도를 조건(예: 홀 농도 감소 비율)으로부터 역산해 캐리어 분포를 구함
[10강] 전자공학과 반도체 (9)	1: 02: 38
PN 접합 소자 분석 및 전류 계산 • 전자와 정공의 드리프트 속도: 이동도와 전계 관계로 캐리어 이동 특성 및 비율 분석 • PN 접합 내장 전압 및 공핍 영역: 도핑 농도, 진성 반도체 특성 활용한 전압·폭·저장 전하 산출 • 순방향 바이어스 PN 접합 전류: 확산 계수, 확산 길이, 도핑 농도 활용한 홀/전자 전류 비율 및 개별 전류 계산
[11강] 전자공학과 반도체 (10)	1: 00: 38
전자공학 문제풀이: 증폭기 설계 및 다이오드 분석 • 가중 합계 증폭기 설계: 트랜스컨덕턴스 증폭기 병렬 연결 및 저항 조절을 통한 가중 합계 출력 구현 원리. • 쇼트-베이스 다이오드: 소수 반송파 확산 길이 대비 짧은 폭으로 선형적 캐리어 분포를 가지는 소자 특성 분석. • 다이오드 확산 커패시턴스: 전류-전하 관계 및 확산 커패시턴스($C_d$) 유도, N 영역 폭($W_n$) 계산 절차.
2장. 연산증폭기
[12강] 연산증폭기 (1)	1: 07: 21
전자회로 연산증폭기 개념 정리 및 응용 • 연산 증폭기 기본 개념: 이상적 특성, 부귀환 원리, 가상 단락 및 접지 기반 회로 해석. • 주요 증폭기 구성: 반전/비반전 폐쇄 루프 이득, 단위 이득 폴로어의 완충 증폭기 기능, 차동 및 계측 증폭기의 차동 신호 처리. • 밀러 적분기: 아날로그 신호 처리 및 적분 기능; 입력 오프셋 전압: 발생 원인, 출력 영향, 커패시터 결합 제어.
[13강] 연산증폭기 (2)	0: 54: 08
연산증폭기 주요 특성 및 주파수 응답 • 연산증폭기 입력 특성: 입력 바이어스/옵셋 전류 정의, 옵셋 전압 보상 및 적분기 포화 방지 기법 학습. • 주파수 응답 분석: 개방 루프 이득 특성, 단위 이득 대역폭($f_t$), 폐쇄 루프 3dB 주파수($f_{3dB}$) 관계 정의. • 동적 성능 및 한계: 슬루율(SR) 정의, 비선형 왜곡 발생 원리 및 전전력 대역폭($f_M$) 계산.
[14강] 연산증폭기 (3)	1: 19: 11
연산증폭기(3) 문제풀이: 개방루프 이득, 반전/비반전 증폭기 해석 • 연산증폭기 기초: 가상 단락/접지 원리 기반 반전/비반전 증폭기 회로 전압, 전류, 전력 이득 분석. • 개방루프 이득 및 모델링: 유한 이득 Op-Amp의 단자 전압, 차동/공통 모드 입력 계산, 내부 모델링을 통한 출력 및 이득 산출. • 가산 증폭기 설계 및 중첩의 원리: 특정 출력 조건 가중 가산 증폭기 저항값 결정 및 중첩의 원리를 이용한 다중 입력 회로 출력 전압 계산.
[15강] 연산증폭기 (4)	1: 16: 20
연산증폭기(4) 문제풀이 • 차동증폭기 분석: 이득, 저항, 공통모드 제거비(CMRR) 계산 절차 및 저항 허용오차가 성능에 미치는 영향 분석 • 계측 증폭기 전압 해석: 직류 및 교류 입력 조건에서 노드별 전압 변화와 최종 출력 신호 분석 • 미분기 설계 및 주파수 응답: 시정수 기반 회로 설계, 주파수별 이득/위상 특성 분석 및 고주파 이득 제한 방안 구현
[16강] 연산증폭기 (5)	1: 03: 20
연산증폭기 특성 및 오프셋 문제풀이 • 연산증폭기 비이상적 특성: 오프셋 전압, 전류, 포화 레벨이 전달 특성 및 선형 동작 영역을 결정하며 출력 스윙에 영향. • 직류 오프셋 보상: 입력 바이어스 및 오프셋 전류에 의한 직류 오프셋을 보상 저항($R_3$)으로 최소화하는 설계 원리. • 동적 회로 설계: 밀러 적분기에서 오프셋 전압으로 인한 포화 시간 분석 및 출력 스윙 유지를 위한 귀환 저항($R_F$)과 코너 주파수 산정.
[17강] 연산증폭기 (6)	1: 09: 37
전자회로 연산증폭기 주파수 응답 및 슬루율 문제풀이 • 연산증폭기 주파수 응답: 개방 루프 이득, 단위이득 대역폭, 3dB 주파수, 이득-대역폭 곱을 이용한 이득 감쇠 특성 분석 • 슬루율 및 전전력 대역폭: 연산증폭기의 최대 신호 변화율($SR$) 및 전전력 대역폭($f_M$)을 통한 고주파 왜곡 방지 조건 설정 • 유한 이득 연산증폭기 분석: $V_O = A \times (V_2 - V_1)$ 관계식을 활용한 실험 데이터 기반 실제 이득 도출 및 미지 값 예측
[18강] 연산증폭기 (7)	1: 22: 07
연산증폭기 문제풀이: 비이상적 특성, 반전 증폭기 회로 분석 및 설계 • 연산증폭기 비이상적 특성: CMRR, 차동 및 공통 모드 이득 분석으로 OP-AMP 성능 및 불일치 영향 이해 • 이상적 연산증폭기 회로 해석: 가상 단락·접지 개념 기반 반전 증폭기 출력 파형, 전류 및 전압 계산 원리 학습 • 가변 이득 증폭기 설계: 특정 이득 범위와 입력 저항 조건을 만족하는 반전 증폭기 회로 구현 및 부품 값 결정 과정 숙지
[19강] 연산증폭기 (8)	1: 25: 26
전자회로 연산증폭기 비이상적 특성 및 설계 문제풀이 * 이상 연산증폭기 기본 특성: 반전/비반전 증폭기 전압 이득 및 입력 저항 계산 원리 * 유한 개방 루프 이득: 비이상적 특성 분석, 폐쇄 루프 이득 영향 및 보상 저항 설계 * 차동 증폭기 설계 원리: 양의 피드백 활용 고이득, 고입력 저항 회로 구성 및 저항값 결정
[20강] 연산증폭기 (9)	1: 15: 48
연산증폭기 회로 분석: 적분기, 증폭기, 슬루율 • Miller 적분기: RC 시간 상수 및 입력 신호에 따른 출력 파형 변화를 분석하는 반전 증폭기 회로. • 비반전 증폭기: 입력 오프셋 전압, 출력 포화 수준, 용량성 결합을 고려한 최대 입력 진폭 결정 기능. • OP-AMP 특성: 이득-대역폭 곱(GBW)으로 이득과 대역폭의 관계를 파악하고, 슬루율(SR)로 출력 전압의 최대 변화 속도를 측정하는 동적 파라미터.
[21강] 연산증폭기 (10)	1: 11: 32
전자회로 문제풀이: 연산증폭기 회로 응용 • 연산증폭기 기본 원리: 가상 접지, 가상 단락을 이용한 전류/전압 루프 분석으로 회로 해석 능력 함양. • 다양한 연산증폭기 응용 회로: 계단형 증폭기, 전위차계 조정 차동 증폭기, 전압-전류 변환기의 동작 원리 및 특성 파악. • 복합 회로 해석 심화: 중첩의 원리, 태브난 등가 회로를 활용한 연산증폭기 회로의 출력 전압 및 이득 유도.
[22강] 연산증폭기 (11)	0: 57: 23
전자회로 연산증폭기 응용 문제풀이 (21강) • 연산증폭기 다단 연결 설계: 목표 이득 및 주파수 달성을 위한 GBW, $f_T$ 기반 최적 단수 및 각 단의 이득, 3dB 주파수 산정. • 연산증폭기 제한 사항 분석: 유한 대역폭, 슬루율(SR), 출력 포화 전압($V_{omax}$)이 폐루프 증폭기 동작 주파수 및 전압 범위에 미치는 영향 이해. • 선형 동작 범위 결정: 슬루율 왜곡 한계, 대역폭 이득 저하 한계, 출력 포화 전압을 종합적으로 고려하여 유효 입력/출력 신호 범위 파악.
3장. 다이오드
[23강] 다이오드(1)	1: 12: 28
다이오드 기본 특성 및 회로 응용 * 다이오드 특성: 이상/실제 모델(순방향 지수, 역방향 항복) 및 제너 다이오드(전압 조정)의 동작 원리 파악. * 다이오드 응용 회로: 정류기(평활화), 전압 리미터, 클램핑 회로(직류 복원)의 구성과 신호 처리 기능 분석. * 다이오드 회로 분석: 열전압($V_T$), 포화전류($I_s$) 정의 및 온도 의존성을 고려한 모델 기반 해석 기법 적용.
[24강] 다이오드(2)	1: 18: 17
다이오드 회로 해석 및 설계 문제풀이 * 다이오드 모델: 지수 모델 및 소신호 모델을 활용하여 다이오드의 비선형/선형 동작을 분석하고 저항 값, 전류 변화, 역방향 포화 전류($I_S$)를 계산. * 다이오드 응용 회로 설계: 제너 다이오드 전압 조정기 설계에서 R 값 결정 및 최대 전력 손실을 분석하여 전압 안정화 원리를 이해. * 정류기 회로 특성 분석: 반파 정류기 회로의 도통각, 평균 출력 전압, 피크 전류, PIV(최대 역방향 전압)를 계산하여 동작 원리를 분석.
[25강] 다이오드(3)	1: 14: 24
전자회로 문제풀이 24강. 다이오드 정류기 분석 * 다이오드 정류기 개념: AC-DC 변환을 위한 중간탭 전파 정류기 및 브리지 정류기 회로의 기본 구조와 동작 원리 이해. * 정류기 특성 분석: 출력 평균 전압, 피크 역전압(PIV), 다이오드 피크 전류 계산을 통해 각 정류기 유형의 전기적 성능을 평가. * 커패시터 필터 최적화: 리플 전압 감소, 도통각, 다이오드 평균 전류 계산 및 정격 설정을 통한 브리지 정류기 출력 안정화 및 설계.
[26강] 다이오드(4)	1: 16: 55
전자회로 다이오드 문제풀이 및 회로 분석 • 이상적인 다이오드 모델: 순방향 전압강하 및 역방향 전류 특성, 반파정류·전압체배기·LED 회로 적용 원리 학습 • 다이오드 회로 파형 분석: 입력 신호에 따른 클리핑·클램핑 및 DC 오프셋 이해, 논리 게이트 구현과 진리표 작성 • 테브닌 등가 회로: 복잡한 다이오드 회로 단순화 및 등가 전압·저항 도출을 통한 전압·전류 계산 방법론 습득
[27강] 다이오드(5)	1: 01: 46
전자회로 다이오드 응용 회로 분석 * 다이오드 기본 동작: 입력 전압에 따른 ON/OFF 제어 및 접합 면적, 온도 변화가 전류-전압 특성에 미치는 영향 분석. * 제너 다이오드 모델: 등가 회로를 이용한 역전압 및 미지 파라미터 계산 원리 학습. * 다이오드 소신호 모델: AC 등가 회로 및 동저항을 활용한 신호 감쇠기 회로 분석 및 설계.
[28강] 다이오드(6)	1: 14: 07
전자회로 다이오드 응용 문제풀이 • 다이오드 응용 회로: 소신호 등가 모델을 활용한 감쇠기 이득 제어 및 특성 분석 원리 • 제너 레귤레이터: 제너 다이오드 전압 안정화 설계 및 입력·부하 변동에 따른 출력 분석 • 정류 회로: 반파 정류기 피크·평균 전압 및 도통각 계산, Op-Amp 정밀 정류기 가상 단락 동작 분석
[29강] 다이오드(7)	1: 10: 21
다이오드 응용 회로 분석 및 문제풀이 * 다이오드 회로 동작 분석: OP-AMP 결합 회로의 입력 전압별 다이오드 상태 파악, 바랙터 다이오드의 전압 제어 커패시턴스 특성 이해. * 배터리 충전 회로 설계: 이상적인 다이오드를 활용한 평균 전류, 도통각, 피크 전압 등 핵심 파라미터 계산. * 다이오드 동작점 그래픽 분석: 다이오드 특성 곡선과 부하선을 이용한 회로 Q-point 추정 및 분석적 계산과 비교.
[30강] 다이오드(8)	1: 01: 16
다이오드 소신호 모델 및 전압 조절기 회로 분석 * 다이오드 소신호 모델: DC 바이어스 전류에 따른 소신호 저항 $r_d$, 전압 이득 계산 및 신호 전류 제한 조건 분석. * 다이오드 전압 조절기: 안정적인 출력 전압 제공을 위한 회로 구조 및 동작 특성 이해. * 라인 조절: 입력 전압 변동에 대한 출력 안정성 지표, 직렬 다이오드 개수에 따른 조절 특성 및 값 분석.
[31강] 다이오드(9)	1: 32: 54
다이오드 응용 회로 설계 및 분석 문제풀이 * 제너 션트 조절기: Zener 다이오드의 $V_{Z0}$, 직렬 저항 $R$ 설계 및 라인/부하 규정, 최대 전력 소모 분석. * 피크 정류기 DC 전원 공급기: RMS 전압, 필터 커패시터 $C$, PIV 계산 및 다이오드 평균/피크 전류 분석. * 다이오드 클램퍼 회로: CR 시정수와 DC 바이어스에 따른 출력 파형 및 충방전 특성 변화 이해.
4장. 바이폴라 접합트랜지스터
[32강] 바이폴라 접합트랜지스터(1)	1: 21: 09
바이폴라 접합 트랜지스터(BJT) 동작 및 직류 해석 • 바이폴라 접합 트랜지스터(BJT) 동작 모드: 바이어스 조건에 따라 차단·활성·포화로 구분, 증폭 및 스위칭 응용에 활용. • 활성 모드 전류 증폭: $V_{BE}$에 따른 $I_C$ 지수함수 관계 및 $\alpha, \beta$ 전류 증폭률로 BJT 전류 특성 정의. • BJT 직류 해석: 활성 모드 유지 조건, 얼리 효과($r_o$) 모델링, $V_{BE}$ 가정 기반 동작 모드 판별 절차 제시.
[33강] 바이폴라 접합트랜지스터(2)	1: 13: 04
바이폴라 접합 트랜지스터 문제풀이 및 설계 • BJT 회로 해석: pnp/npn 트랜지스터의 활성/포화 모드 전압-전류 ($I_E, I_B, I_C, V_E, V_B, V_C$) 계산 및 동작 모드 판별. • BJT 회로 설계: 특정 동작점(역바이어스, 활성 모드) 유지를 위한 $R_C, R_E$ 값 결정 및 $\beta$ 변화 고려 안정성 확보. • BJT 특성 분석: 온도 변화, 얼리 전압($V_A$)에 따른 전압-전류 변화 및 출력 저항($r_o$) 계산과 안정성 영향 평가.
[34강] 바이폴라 접합트랜지스터(3)	1: 12: 28
바이폴라 접합 트랜지스터 문제풀이 및 동작 모드 분석 • 바이폴라 접합 트랜지스터(BJT) 동작 모드: 활성·포화·차단 조건 및 단자 전압/전류 관계 분석. • BJT 회로 분석: 파라미터 변화(Q3 연결, 베이스 전압)에 따른 동작 예측 및 항복 전압($BV_{CBO}$)을 통한 소자 안전 범위 정의. • BJT 대신호 모델 및 전류 예측: $I_S, \beta$ 등 내부 파라미터 기반 $I_C, I_B, I_E$ 범위 계산 절차 이해.
[35강] 바이폴라 접합트랜지스터(4)	1: 11: 36
• 바이폴라 접합 트랜지스터(BJT) 회로 분석: $\beta$ 값, $V_{BE}$ 전압 강하, 동작 영역을 고려한 전압·전류 계산 원리 파악. • BJT 파라미터 계산: $I_C, I_B, I_E$ 관계 및 옴의 법칙을 활용한 $\beta$ 측정 및 트랜지스터 특성 도출. • 다양한 BJT 회로 문제 해결: 전류원, 컬렉터 되먹임 등 복합 회로에서 키르히호프 법칙 적용 및 동작 분석.
[36강] 바이폴라 접합트랜지스터(5)	1: 02: 40
바이폴라 접합 트랜지스터 문제풀이 * BJT 모델 확장: $I_{CBO}$를 고려한 BJT 단자 전류 ($i_C, i_B, i_E$) 및 DC/AC $\beta$ 계산 원리 이해 * BJT 특성 분석: Early 효과 ($V_A$) 및 $r_0$를 활용한 컬렉터 전류 변화 분석 및 예측 * BJT 회로 해석: NPN/PNP 바이어스 회로의 노드 전압, 분기 전류 계산 및 동작 모드(활성, 포화) 판단 및 포화 전압 ($V_{CE(sat)}$) 적용
[37강] 바이폴라 접합트랜지스터(6)	1: 34: 13
바이폴라 접합 트랜지스터 응용 문제풀이 * BJT 포화 전압 ($V_{CE,sat}$): 바이폴라 접합 트랜지스터의 포화 전압 계산 원리 및 강제 $\beta$에 따른 특성 변화 분석 * BJT 회로 설계 및 전력 분산: 강제 $\beta$ 및 총 전력 분산 식 유도를 통한 포화 회로 설계와 표준 저항기 선정 * BJT $\beta$ 변화 대응 설계: $\beta$ 변동에 강인한 BJT 회로 설계를 위한 이미터 전류 안정화 및 컬렉터 전압 예측
[38강] 바이폴라 접합트랜지스터(7)	1: 17: 51
전자회로 응용 문제풀이: 바이폴라 접합 트랜지스터 심화 • BJT 동작 모드 분석: 활성, 포화, 전도/포화 가장자리에서의 전압-전류 관계 및 DC 동작점 계산 원리. • 이상 및 실제 BJT 회로 설계: $\beta=\infty$ 가정 설계와 유한 $\beta$ 재분석을 통한 다단 회로 저항값 결정 및 전압 변화 예측. • 강제 $\beta$와 포화: BJT 포화 상태에서 강제 $\beta$에 따른 베이스 전압 결정 및 회로 동작 변화 분석.
5장. 전계효과 트랜지스터
[39강] 전계효과 트랜지스터(1)	1: 08: 01
MOSFET 개념 및 동작 원리 • MOSFET 개념: CMOS 기술 기반의 4단자 반도체 소자로, 채널 폭/길이를 통해 전류를 조절하는 기본 원리. • MOSFET 동작 원리: 과구동 전압($v_{OV}$)에 따라 차단, 트라이오드, 포화 영역으로 구분되며 각 영역별 고유 전류 특성 이해. • MOSFET 특성 및 응용: 채널 길이 변조는 얼리 전압으로 모델링되며, 크기 척도화를 통해 고성능 집적회로에 활용.
[40강] 전계효과 트랜지스터(2)	1: 09: 43
MOS 전계효과 트랜지스터(MOSFET) 문제풀이: n/p채널, 동작 영역, 파라미터 계산 • MOSFET 동작 원리: n/p채널, 차단, 트라이오드, 포화 영역 조건 및 전류-전압 관계식 분석. • MOSFET 핵심 파라미터: 과구동 전압($V_{OV}$), Early 전압($V_A$), 채널 길이 변조 계수($\lambda$), 출력 저항($r_o$) 계산. • MOSFET 회로 분석: 저항($R$) 값 결정 및 CMOS 인버터 동작점($i_D$, $v_O$) 계산 원리.
[41강] 전계효과 트랜지스터(3)	1: 10: 28
전자회로 MOSFET 문제풀이 (3) • MOSFET 파라미터 및 동작: $k'_{n}, K_n$ 등 주요 파라미터 정의와 트라이오드, 포화, 차단 영역별 드레인 전류($I_D$) 계산 및 임계 전압($V_T$) 결정. • MOSFET 응용 회로: 스위치 저항($r_{DS}$) 계산, P채널 장치 W/L 비율($W/L_P$) 결정, 다이오드 연결 트랜지스터 특성과 증분 저항($r$) 분석. • 트랜지스터 특성 분석: NMOS/PMOS의 과구동 전압($V_{OV}$), 핀치오프 조건에 따른 동작 영역($V_{SD}, V_{SG}$) 판단 및 소자별 전류-전압 관계 분석.
[42강] 전계효과 트랜지스터(4)	1: 02: 02
전자회로 MOSFET 문제풀이 (4) * MOSFET 동작 원리: 드레인 전류($I_D$), Early 전압($V_A$), Body 효과, 채널 길이 변조 효과를 포함한 트랜지스터 핵심 특성 분석. * MOSFET 파라미터 계산: NMOS/PMOS 트랜지스터의 게이트 폭($W$), 저항($R$), 문턱 전압($V_t$) 변화, 드레인 전류($I_D$) 등 주요 설계 값 도출. * MOSFET 동작 영역 분석: NMOS/PMOS 트랜지스터의 차단, 트라이오드, 포화 영역 분류 기준 및 조건 판별.
[43강] 전계효과 트랜지스터(5)	1: 06: 50
MOS 전계효과 트랜지스터(MOSFET) 응용 문제풀이 • MOSFET 특성 분석: 채널 길이 변조($\lambda=0$)가 없는 NMOS/PMOS 트랜지스터의 $i_D-v_{DS}$ 및 $i_D-v_{GS}$ 특성 곡선 분석과 특정 지점 기울기 계산 원리. • MOSFET 파라미터 결정: 트랜스컨덕턴스 파라미터 $k$와 문턱 전압 $V_t$ 계산을 위한 NMOS/PMOS 동작 영역(포화/트라이오드)별 전류 방정식 적용 절차. • MOSFET 동작 영역 검증: 동작 영역이 불분명할 경우 가정 후 물리적 타당성 검토를 통해 올바른 파라미터 도출 및 혼합 영역 문제 해결 전략.
[44강] 전계효과 트랜지스터(6)	1: 08: 27
전자회로 MOSFET 문제풀이: 전압 및 저항 계산 * MOSFET 포화 모드: 트랜지스터 전압 및 저항 계산을 위한 동작 조건과 핵심 파라미터 적용 * MOSFET 전압 계산: 드레인 전류($I_D$), 과구동 전압($V_{OV}$), 게이트-소스 전압($V_{GS}$), 문턱 전압($V_t$) 활용 전압($V_1$~$V_7$) 도출 * MOSFET 전류 소스 대체: 회로 내 전류 소스를 1% 표준 저항으로 교체하는 실무적 설계 방법론 제시
[45강] 전계효과 트랜지스터(7)	1: 08: 35
전자회로 MOSFET 응용 문제풀이 * MOSFET 회로 분석: NMOS/PMOS 트랜지스터의 포화 및 트라이오드 동작 영역별 노드 전압 및 전류 계산. * PMOS 포화 조건 ($IR \le \|V_{tp}\|$): 저항 변화에 따른 동작 영역 판별, 트라이오드 근사식 적용. * 회로 대칭성 및 물리적 해 해석: 복잡 회로의 계산 효율화와 이차 방정식 해의 유효성 검증.
[46강] 전계효과 트랜지스터(8)	1: 01: 34
MOSFET 스케일링 및 공핍형 NMOS 특성 분석 * MOSFET 스케일링 법칙: 채널 길이, 산화층 두께, 전원 전압 등 핵심 파라미터 변화를 통한 IC 집적도 및 전력 효율 계산. * 공핍형 NMOS I-V 특성: 음수 문턱 전압 조건에서 트라이오드 및 포화 영역의 드레인 전류 응답 및 그래프 분석. * 반도체 소자 설계 이해: MOSFET 스케일링 및 공핍형 NMOS의 동작 특성 분석을 통한 소자 성능 향상 및 최적화 전략.
6장 트랜지스터 증폭기
[47강] 트랜지스터 증폭기(1)	1: 01: 05
트랜지스터 증폭기 개념 정리 및 회로 해석 • 트랜지스터 증폭기 원리: MOSFET/BJT의 활성 영역 동작 및 트랜스컨덕턴스($g_m$) 기반 소신호 전류 제어 증폭 개념 이해. • 회로 해석 및 모델: DC 바이어스점 결정, 소신호 등가 모델(Pi, T), 저항 반사 규칙을 활용한 전압 이득 및 입출력 저항 분석. • 주요 증폭기 구성: CS/CE, CG/CB, Source/Emitter Follower 특성 비교 및 안정적인 바이어스 설계, 소자 선택 기준 확립.
[48강] 트랜지스터 증폭기(2)	1: 01: 28
전자회로 트랜지스터 증폭기 문제풀이 • MOSFET/PMOS 증폭기 분석: VTC 포화영역, 직류/소신호 파라미터($I_D, V_{DS}, g_m, A_v, r_o$), 2차 고조파 왜곡 계산 절차 학습. • 공통 소스 증폭기 설계: 전압 이득, 입력 저항 기반 $V_{OV}, I_D, R_D, R_G$ 결정 및 최대 허용 입력 신호 분석. • BJT 전달 컨덕턴스 유도: 컬렉터 전류 식 $i_C = I_S e^{v_{BE}/V_T}$를 활용한 $g_m = I_C/V_T$ 공식의 이론적 도출 과정 정리.
[49강] 트랜지스터 증폭기(3)	1: 05: 26
트랜지스터 증폭기 문제풀이 및 모델 분석 • BJT 및 MOSFET 증폭기 소신호 파라미터: $g_m, r_e, r_\pi$ 계산과 CE/CS 증폭기 기본 동작 원리 분석 • BJT $\pi$ 및 T 모델 관계: 소신호 파라미터 기반 모델 간 등가성 증명 및 회로 해석 적용 • CE 및 CS 증폭기 특성 분석: 전압 이득, 입출력 저항 계산 및 선형성 유지를 위한 외부 저항 영향 파악
[50강] 트랜지스터 증폭기(4)	1: 09: 20
전자회로 증폭기 문제풀이 • 트랜지스터 증폭기: 공통 이미터, 게이트, 베이스, 소스 폴로어, 달링턴 등 다양한 구성의 입력/출력 저항 및 전압 이득 분석 • 증폭기 회로 분석: 등가회로 모델(T-모델, Pi-모델)을 활용한 바이어스 전류 및 핵심 파라미터 계산 절차 학습 • 특정 증폭기 활용: 커먼 게이트 임피던스 정합, 소스/달링턴 폴로어 전압 버퍼 기능(고입력·저출력 저항, 1 이득) 이해
[51강] 트랜지스터 증폭기(5)	1: 11: 15
트랜지스터 증폭기 바이어스 회로 설계 및 소신호 파라미터 분석 • 트랜지스터 바이어스 설계: MOSFET 및 BJT 증폭기의 안정적 직류 동작점(Q-point) 설정을 위한 저항값 결정 및 활성/포화 영역 조건 분석. • MOSFET/BJT 바이어스 회로: 드레인-게이트 귀환, 전압 분배기, 콜렉터-베이스 귀환 등 회로 유형별 직류 전류/전압 계산 및 표준 저항값 적용. • 증폭기 소신호 파라미터: 동작점에서 트랜스컨덕턴스($g_m$), 입력 저항($r_\pi$), 출력 저항($r_o$) 계산을 통한 성능 예측.
[52강] 트랜지스터 증폭기(6)	1: 20: 38
트랜지스터 증폭기 설계 및 분석 문제풀이 * 트랜지스터 증폭기 설계 및 분석: CB, 이미터 폴로어, MOS, BJT 증폭기의 DC 바이어스 및 AC 소신호 파라미터(입력/출력 저항, 전압 이득) 계산 방법론 제시 * CB/이미터 폴로어 증폭기 특성: 입력 저항 정합, $R_E, R_B, r_e, R_0$ 등 핵심 소자값 산출 및 전압 이득($G_v$) 계산 절차 요약 * MOS/BJT 증폭기 심화 분석: VTC 활성 영역 좌표 결정, 인계 전압($V_T$), 폭-길이 비($W/L$) 도출 및 출력 전압 변화의 선형/지수 특성 비교 분석
[53강] 트랜지스터 증폭기(7)	1: 18: 43
트랜지스터 증폭기 문제풀이 * 트랜지스터 증폭기 핵심 파라미터: MOSFET, BJT의 DC 바이어스, $g_m$, $r_o$, 전압 이득 및 입출력 저항 계산. * 증폭기 구성 및 효과: Common-Gate, Common-Base 회로 분석·Early 효과·피드백 바이어스 적용. * 증폭기 회로 설계: 출력 스윙 및 왜곡 없는 신호 구현을 위한 최소 공급 전압($V_{CC}$)·부품 값($R_D, R_G$) 결정.
[54강] 트랜지스터 증폭기(8)	1: 36: 57
전자회로 트랜지스터 증폭기 문제풀이 (8) • 트랜지스터 Q점 분석: Early 효과 및 부하선을 활용하여 $i_C - v_{CE}$ 특성 곡선상 Q점을 결정하고 AC 신호의 비대칭 응답을 해석. • 공통 베이스 증폭기 설계: 입력 임피던스 매칭을 통한 $R_E$, $R_C$ 등의 파라미터를 도출하고, $g_m$ 기반으로 전체 전압 이득을 계산. • 공통 이미터 증폭기 이득 안정화: 트랜지스터 $\beta$ 가변성에 따른 이득 변화를 분석하고, 안정적인 이득 유지를 위한 바이어스 전류($I_C$) 조정 방안을 탐구.
[55강] 트랜지스터 증폭기(9)	1: 35: 38
트랜지스터 증폭기 문제풀이: 전류미러, 캐스케이드, 부트스트랩 해석 • 전류 미러 회로: 출력 전류 도출 및 설계 원리 이해 • 캐스케이드 공통 이미터 증폭기: DC/AC 특성 분석 및 전체 전압 이득 계산 • 부트스트랩 폴로어 회로 및 효과: T 모델 활용 입력 저항, 전압 이득 계산 및 성능 변화 비교
7장. 집적회로 증폭기의 빌딩블록
[56강] 집적회로 증폭기의 빌딩블록(1)	1: 27: 34
집적회로 증폭기 빌딩 블록 * 집적회로 설계 기본: 칩 면적 최소화 및 바이어싱 안정을 위한 MOS/BJT 전류 미러의 전류 복제 및 제어 기능. * 기본 증폭기 및 이득: 공통 소스/이미터 증폭기는 전류 전원 부하로 최대 이득 $A_{v0} = -g_m r_o$를 달성하며, 출력 저항의 한계가 존재. * 캐스코딩 및 고급 전류원: 캐스코딩은 출력 저항과 이득을 증대시키고, 윌슨 전류 미러는 전류 복제 정확도를, 위들러 전류 전원은 공간 효율적인 낮은 전류 생성을 제공.
[57강] 집적회로 증폭기의 빌딩블록(2)	1: 17: 29
집적회로 증폭기 빌딩 블록(2) 문제풀이: 전류 미러 설계 및 분석 * 전류 미러 설계/분석: MOSFET/BJT 기반 회로의 전류 비례 관계 및 트랜지스터 폭/길이 등 핵심 파라미터 도출. * Early 효과 및 유한 $\beta$: BJT/MOSFET 출력 전류, 출력 저항 및 전류 전달 비율 오차 정량적 분석. * 안정적 바이어스 전류: 전자회로 시스템 내 전류 미러의 정량적 설계 및 성능 최적화 원리 이해.
[58강] 집적회로 증폭기의 빌딩블록(3)	1: 18: 37
전자회로 증폭기 빌딩 블록 문제풀이 (3) • 증폭기 핵심 파라미터: 공통 이미터, 게이트, 소스, 베이스 증폭기의 트랜스컨덕턴스($g_m$), Early 저항($r_o$), 입출력 저항($R_{in}, R_{out}$), 전압 이득($A_v$) 계산 및 분석. • 트랜지스터 등가 회로: 증폭기 동작 원리 이해 및 복잡한 회로의 파라미터 도출, 근사값 계산 절차. • 증폭기 저항 영향: 소스/이미터 저항, 능동 부하, 부하 저항이 증폭기 이득 및 입출력 저항에 미치는 변화 분석.
[59강] 집적회로 증폭기의 빌딩블록(4)	1: 22: 21
집적회로 증폭기 문제풀이: 캐스코드, 소스 폴로어, 전류 미러 • 캐스코드 증폭기: 높은 전압 이득 및 출력 저항 구현을 위한 MOSFET/BJT 회로의 전압 범위, 이득, 저항 계산법 학습. • 소스 폴로어: 낮은 출력 저항 및 전압 버퍼링 특성을 위한 전압 이득, 출력 저항 계산 원리 이해. • 캐스코드 전류 미러: 정밀한 전류 복사 및 높은 임피던스 확보를 위한 과구동 전압, 최소 출력 전압, 출력 저항 결정.
[60강] 집적회로 증폭기의 빌딩블록(5)	1: 22: 16
집적회로 증폭기 빌딩 블록 문제풀이 (5) • 전류 미러 성능 분석: 윌슨, 간단, 위들러 미러의 전류 전달 오차 및 출력 저항 비교를 통한 회로 성능 특성 이해 • MOSFET/BJT 미러 설계 및 분석: W/L 비율, $V_{OV}$, $\beta=\infty$ 조건에서 노드 전압, 브랜치 전류 계산 및 전류 스티어링 회로 출력 유도 • 다이오드 연결 증분 저항: MOSFET ($1/g_m$) 및 BJT ($r_e$)의 소신호 저항 계산 원리 및 회로 모델 적용
[61강] 집적회로 증폭기의 빌딩블록(6)	1: 27: 27
집적회로 증폭기 문제풀이 (빌딩 블록 6) • 집적회로 증폭기 분석: 계단식 공통 소스(CS), 활성 부하 공통 이미터(CE), 공통 게이트(CG) 증폭기의 전압 이득, 입출력 저항, 전달 컨덕턴스 계산 절차. • 증폭기 핵심 파라미터: 얼리 전압($V_A$), 과구동 전압($\|V_{OV}\|$), 드레인 전류($I_D$)를 통한 $g_m, r_o$ 정의 및 이득 영향 분석. • 회로 동작 원리: 커런트 미러와 활성 부하의 기능 이해 및 트랜지스터 포화 모드 유지를 위한 전압 스윙 범위 산출.
[62강] 집적회로 증폭기의 빌딩블록(7)	1: 17: 19
집적회로 증폭기의 캐스코드 및 전류 미러 회로 분석 • 캐스코드 전류 소스/증폭기: 고출력 저항 구현 원리, $W/L$ 비율을 통한 전류 및 신호 전압·전류 특성 분석. • PMOS/BJT 전류 미러: 전류 복사 및 조절 원리, $W/L$ 및 $V_{SG}$ 기반 출력 전류, $R_{in}, A_{is}, R_o$ 특성 분석.
[63강] 집적회로 증폭기의 빌딩블록(8)	1: 23: 11
전자회로 증폭기 빌딩 블록 응용 문제풀이 • MOSFET 증폭기 분석: 드레인 전류, 전압 이득, 입력 저항, 출력 신호 범위 등 핵심 파라미터 계산 원리 학습 • 캐스코드 회로 특성: 채널 길이, 전류 변화가 출력 저항 및 전압 이득 등 성능 지표에 미치는 영향 분석 • BJT-MOSFET 캐스코드 비교: 트랜스컨덕턴스, 출력 저항, 전압 이득 계산을 통한 각 증폭기 성능 및 차이점 이해
[64강] 집적회로 증폭기의 빌딩블록(9)	0: 56: 51
집적회로 증폭기의 Wilson 미러 특성 분석 • Wilson 전류 미러: BJT T형 등가회로 분석으로 입력 저항($R_{in}$) 유도 및 안정적인 전류원 구현 원리. • Wilson MOS 미러 파라미터: 포화 영역($V_{OV}$, $V_{GS}$) 결정 및 얼리 효과에 따른 출력 전류 오차 분석. • Wilson MOS 미러 성능 최적화: $Q_4$ 추가로 정밀도 향상, 출력 저항($R_O$) 및 최소 출력 전압($V_{O,min}$)을 통한 안정성 평가.
8장. 차동증폭기와 다단 증폭기
[65강] 차동증폭기와 다단 증폭기(1)	1: 10: 23
차동증폭기 및 다단증폭기 핵심 분석 * 차동증폭기 구조 및 원리: 아날로그 IC 설계의 핵심 빌딩 블록으로, 외부 간섭 감소 및 가상 접지 활용으로 높은 차동 이득 구현. * 소자 특성 및 오프셋 전압: MOS/바이폴라 차동쌍의 $g_m, r_o$ 파라미터와 소자 부정합에 따른 오프셋 전압 및 동상 모드 이득 발생. * 고이득 회로 및 다단 구성: 전류 미러 부하로 고이득 및 차동-단동 변환을 제공하며, 다단 증폭기로 종합적 성능을 구현하는 설계 원리.
[66강] 차동증폭기와 다단 증폭기(2)	1: 08: 14
전자회로 문제풀이: 차동증폭기와 다단증폭기 심화 * MOS 차동증폭기: 동작 원리, 출력 전압, $V_{OV}$, $W/L$, $g_m$, $r_o$, $A_d$ 등 핵심 파라미터 계산 절차 및 분석. * CMOS 차동/캐스코드 증폭기: $W/L$ 및 채널 길이 설정, $g_m$, $r_o$ 계산을 통한 차동 전압 이득 ($A_d$) 결정 방법 학습. * BJT 차동증폭기: 트랜지스터 ON/OFF 상태 판단, 주요 전압 계산 및 동상모드 입력 범위 ($V_{CM,max}$, $V_{CM,min}$) 설정 원리 이해.
[67강] 차동증폭기와 다단 증폭기(3)	0: 56: 33
차동증폭기와 다단증폭기 문제풀이 (3) * 차동증폭기 핵심 파라미터: BJT/MOS 차동쌍의 DC/AC 특성, 차동 이득($A_d$), 동상 이득($A_{cm}$) 계산 및 분석. * CMRR 성능 지표: 드레인 저항($R_D$), 트랜스컨덕턴스($g_m$), 출력 저항($r_o$) 불일치가 CMRR에 미치는 영향 분석 및 계산. * 차동증폭기 종합 해석: BJT/MOS 차동증폭기의 $g_m, r_e, r_\pi, R_C, R_{EE}$ 등 파라미터 기반 성능 평가 절차.
[68강] 차동증폭기와 다단 증폭기(4)	1: 11: 41
차동증폭기 및 다단증폭기 문제풀이 * 차동증폭기 오프셋: MOS 및 BJT 회로에서 파라미터 부정합(저항, $k_n$, $V_t$, $\beta$, 면적)에 따른 입력 오프셋 전압($V_{OS}$) 및 전류($I_{OS}$) 계산. * 차동증폭기 파라미터 분석: 능동 부하 MOS/BJT 차동증폭기의 차동 트랜스컨덕턴스($G_{md}$), 출력 저항($R_o$), 차동 이득($A_d$), 공통 모드 제거비(CMRR) 산출. * CMOS 연산증폭기 설계: 다단 증폭기 트랜지스터의 폭-길이 비($W/L$), 과구동 전압($V_{OV}$), 전달 컨덕턴스($g_m$), 출력 저항($r_o$)을 통한 단계별 이득($A$) 결정 절차.
[69강] 차동증폭기와 다단 증폭기(5)	1: 15: 14
전자회로 문제풀이 68강: 차동증폭기와 다단증폭기 • 다단증폭기: 각 증폭 단의 이득, 저항, 전압 분배를 활용한 전체 전압 및 전류 이득 계산 방법론 확립 • PMOS/MOS 차동증폭기 동작점: $V_{OV}$, $V_{SG}$ 계산 및 공통 모드 범위 분석을 통한 트랜지스터 특성 이해 • 차동증폭기 불균형 조건: 전류 불균형이 출력 전압 및 전압 게인에 미치는 영향 분석 및 정량화
[70강] 차동증폭기와 다단 증폭기(6)	1: 20: 16
차동 증폭기 및 다단 증폭기 문제풀이 * MOS 차동 증폭기: 다이오드 연결 PMOS 드레인 저항 구현 및 $g_m$, $r_o$, $\mu$, $(W/L)$ 기반 차동 이득 계산 * BJT 차동 증폭기: NPN 차동쌍의 바이어스 전압, 공통 모드 입력 범위 설정 및 출력 스윙, 활성 영역 유지를 위한 $IR_C$ 설계 * 이미터 변성 저항 BJT 차동 증폭기: 입력 저항 및 전체 전압 이득($G_v$) 도출, 파라미터 변화에 따른 이득 영향 분석
[71강] 차동증폭기와 다단 증폭기(7)	1: 33: 48
전자회로 문제풀이: 차동증폭기 및 다단증폭기 * 차동증폭기 성능 분석: 바이폴라, BiCMOS, CMOS Op-Amp 등 유형별 차동 이득, 공통 모드 이득, CMRR 계산 및 설계 요소 파악. * 증폭기 설계 및 보정: 오프셋 보정을 위한 컬렉터 저항 조정 및 면적 불일치 제어, 윌슨 미러 활용 CMRR 개선 기법 이해. * 고급 Op-Amp 설계: BiCMOS 및 2단 CMOS Op-Amp의 DC 설계(W/L 비율), 입출력 동작 범위, 전체 전압 이득 분석.
[72강] 차동증폭기와 다단 증폭기(8)	1: 19: 30
차동증폭기 및 캐스코드 증폭기 설계 분석 • 활성 부하 차동 증폭기 설계: $W/L$ 비율, $I_D$, $V_{GS}$ 등 트랜지스터 동작 파라미터를 활용한 이득 및 전압 사양 충족 설계. • 캐스코드 증폭기 이득 및 채널 길이: 얼리 전압, 과구동 전압 관계식 기반 분석 및 전력 분산 제한 조건 하 최적 바이어스 전류 결정. • MOSFET 가변 저항 구현: 삼극 영역 동작 원리, 소신호 저항 $R_S$ 표현식 및 제어 전압 $V_C$ 관계를 통한 저항 값 제어.
[73강] 차동증폭기와 다단 증폭기(9)	1: 10: 20
차동증폭기 및 다단증폭기 응용 문제풀이 • 차동 증폭기 MOSFET 활용: 트라이오드 영역 MOSFET 기반 저항 구현으로 차동 이득을 유도하고, W/L 비율 불일치에 따른 전류 분할 및 이득 변화를 분석합니다. • BJT 차동 증폭기 선형성 분석: 입력 크기에 따른 출력 전압 및 이득 변화 그래프를 통해 BJT 증폭기의 선형성 및 비선형성 특성을 평가합니다. • BJT 생산 오류 및 공통 모드 이득: 이미터 접합 면적 불일치로 인한 바이어스 전류 분할 원리를 이해하고, 공통 모드 이득 $A_{CM}$을 계산합니다.
[74강] 차동증폭기와 다단 증폭기(10)	1: 22: 38
차동 및 다단 증폭기 문제풀이 • 다단 증폭기 DC 바이어스 해석: CMOS 및 다이렉트 결합 증폭기 회로 내 각 트랜지스터의 전류 및 전압 결정. • 증폭기 소신호 이득 계산: $g_m, r_\pi$ 등 소신호 모델 파라미터 기반으로 각 단 및 전체 전압 이득($A_v$) 도출. • 다단 증폭기 입출력 저항 분석: 입력($R_{in}$) 및 출력($R_{out}$) 저항을 소신호 모델로 계산하여 회로 특성 파악.
[75강] 차동증폭기와 다단 증폭기(11)	1: 06: 26
전자회로 차동증폭기 및 다단증폭기 문제풀이 • MOS 증폭기 $W/L$ 비율: 과구동 전압, 전달 컨덕턴스, 전압 이득, 입력 오프셋 전압 변화 분석 및 트랜지스터 $I_D, g_m, r_o$ 파라미터 계산. • 차동 이득 $A_d$: ac 등가 회로 분석 및 $g_m, r_o$ 기반 유도; 공통 모드 이득 $\|A_{cm}\|$: 전류 미러, $R_{SS}$ 특성 활용 유도. • CMRR: 차동 이득 $A_d$와 공통 모드 이득 $\|A_{cm}\|$ 비율로 증폭기 성능 지표 산출; 동작 범위: 입력/출력 선형 범위는 $V_{DD}, \|V_{OV}\|, \|V_t\|$ 기반으로 결정.
9장. 주파수 응답
[76강] 주파수 응답(1)	1: 04: 28
전자회로 주파수 응답 (1) • 트랜지스터 고주파 성능: MOSFET/BJT 내부 용량성 효과에 따른 $f_T$, $GB$, $f_H$ 등 증폭기 성능 지표 평가. • 밀러 효과 및 대역폭 개선: CS/CE 증폭기 고주파 응답 제한 원인; 캐스코드, 소스/이미터 폴로어 회로로 대역폭 확장. • 주파수 응답 분석 방법: 개방 회로 시정수(고주파 $f_H$) 및 단락 회로 시정수(저주파 $f_L$) 방법 활용.
[77강] 주파수 응답(2)	1: 31: 28
전자회로 주파수응답 문제풀이 * MOSFET/BJT 고주파 커패시턴스: Cgs, Cgd, Cπ, Cμ 등 핵심 커패시턴스 유형별 정의 및 계산 절차 이해. * 단위이득 주파수(fT) 및 고주파 3dB 주파수(fH): 소자 고주파 성능 지표 fT와 증폭기 주파수 응답 fH 산출 방법론 분석. * 밀러 정리 및 이득-대역폭 절충: 증폭기 고주파 특성 분석을 위한 밀러 정리 적용과 이득-대역폭 상충 원리 학습.
[78강] 주파수 응답(3)	1: 17: 11
전자회로 주파수 응답 문제풀이 • 증폭기 주파수 응답: 직류 이득, 3dB 주파수, 이득 대역폭 곱 등 핵심 파라미터 분석 및 전달함수 구성. • CS, CE 증폭기 특성: 부하 저항, 바이어스 전류 변화가 이득 및 대역폭에 미치는 영향 분석. • 고주파 증폭기 분석: 밀러 효과, 개방 회로 시정수를 활용한 주파수 응답 예측 및 시정수 계산.
[79강] 주파수 응답(4)	1: 12: 19
전자회로 주파수 응답: CG, CS 및 캐스코드 증폭기 분석 • 공통 게이트(CG) 증폭기: 부하 저항 증가에 따른 이득-대역폭 트레이드오프 현상 및 고주파 차단 주파수($f_H$) 계산 과정 • 캐스코드 증폭기: 공통 소스(CS) 증폭기 대비 저주파 이득, 고주파 차단 주파수($f_H$), 단위 이득 주파수($f_T$) 성능 향상 • 증폭기 주파수 특성 분석: $R_{in}, A_v, f_H, f_T$ 등 핵심 파라미터 계산을 통한 증폭기 구성별 고주파 성능 비교
[80강] 주파수 응답(5)	1: 32: 59
전자회로 주파수 응답: 캐스코드, 소스/이미터 폴로어 해석 * 캐스코드 증폭기 성능: 단일 CE 대비 이득, 대역폭, GBW 향상 분석 및 고주파 차단 주파수($f_H$) 계산. * 소스 폴로어 고주파 저항: $b_1$ 계수를 통한 $R_{gs}, R_{gd}, R_{CL}$ 등가 저항 유도 절차. * 이미터 폴로어 주파수 응답: $f_T$로 $C_{\pi}$ 도출, $b_1, b_2$ 계수로 극점 및 제로 주파수($f_Z, f_P, f_H$) 계산.
[81강] 주파수 응답(6)	1: 37: 29
전자회로 주파수 응답 및 증폭기 성능 분석 * MOSFET/BJT 증폭기 파라미터: $V_{OV}$, $g_m$, $A_d$/$A_M$ 등 증폭기 기본 성능 지표 계산 및 회로별 특성 분석. * 고주파 3dB 주파수($f_H$): 출력 극점, 개방회로 시정수(밀러 효과 포함)를 활용한 증폭기 주파수 응답 및 이득대역폭 곱(GBP) 평가. * CMRR 및 다중 극점 분석: 공통 모드 제거비 3dB 주파수(영점 주파수) 계산 및 소스 저항 영향, 다중 극점 시스템의 $f_H$ 정확/근사 계산.
[82강] 주파수 응답(7)	1: 25: 21
CS/CE 증폭기 저주파 응답과 MOSFET 고주파 모델 파라미터 정리 • CS/CE 증폭기 저주파 응답: 커플링·바이패스 커패시터와 주변 등가저항이 형성하는 극점·전송 영점으로 중간대역 이득과 저주파 3 dB 차단 주파수 f_L 결정 • 저주파 시정수·극점·영점 해석: 각 커패시터의 시정수(입·출력 커플링, 소스/에미터 바이패스)와 지배적 저주파 극점을 이용해 f_L 근사하고, 전송 영점 f_Z의 위치에 따른 이득 곡선 영향 평가 • MOSFET 고주파 모델 파라미터: 산화막 커패시턴스 밀도 C_ox, 과구동 전압 V_OV, g_m·r_o·g_mb, 중첩·채널·접합 커패시턴스(C_gs, C_gd, C_sb, C_db)와 단위 이득 주파수 f_T를 공정 파라미터와 동작점으로부터 계산하는 절차 정리
[83강] 주파수 응답(8)	1: 13: 25
주파수 응답, Miller 정리, 고주파 증폭기 설계 핵심 정리 • Miller 정리와 주파수 응답: 입력–출력 사이 커패시터를 Miller 등가 커패시턴스로 변환해 입력·출력 용량, 극·영점, 저역·고역 차단주파수 및 Bode plot을 구조적으로 해석하는 원리와 공식 정리 • 단극 고주파 응답과 이득-대역폭 곱: 단극 증폭기에서 DC 이득, 3 dB 주파수 fH, 단위이득 주파수 fT의 관계(A_M f_H ≈ f_T)와 GBW 개념을 통해 ICS 앰프·단극 앰프의 f_T, f_H, CGD, C_L, g_m 역산 및 설계 절차 정리 • 캐스코드 증폭기 고주파 설계: 캐스코드 구조의 g_m r_0^2에 의한 높은 DC 이득, 축소된 대역폭, 거의 일정한 f_T/GBW 특성, 단일 트랜지스터 대비 이득–대역폭 trade-off와 고주파 파라미터(V_ov, I_D, C_L, C_gd) 설계·비교 구조 정리
[84강] 주파수 응답(9)	1: 22: 20
MOSFET 소스 폴로어와 BJT 차동 증폭기, MOSFET 고주파 응답 문제풀이 요약 • MOSFET 소스 폴로어 고주파 응답: 중간대역 이득·출력저항·제로 주파수 계산과 소신호 등가회로·캐패시턴스 기반 2극점·3dB 주파수 해석 절차 정리 • BJT 차동 증폭기 고주파 응답: 절반회로·π-모델·fT 관계로 gm·rπ·Cπ 산출, Miller 효과에 의한 입력 캐패시턴스·고역 3dB 주파수·이득-대역폭 곱 계산 구조 정리 • MOSFET 증폭기 DC 이득과 고주파 극점: 공통소스 증폭기에서 DC 이득(gmRD), 입력·출력 극점(Rsig–Cin, RD–Cgd) 기반 고역 3dB 주파수와 Bode 선도 기울기 결정 메커니즘 정리
[85강] 주파수 응답(10)	1: 23: 11
CE 앰프 저주파 응답 설계와 MOSFET 증폭기 주파수 특성 • CE 앰프 저주파 응답 설계: 시정수 방법으로 C_E·C_C1·C_C2가 보는 등가저항을 계산해 f_L 분담(80%·10%·10%)을 설정하고, 유효 숫자 1자리 부품값 반영 후 실제 저역 차단주파수 재계산 • MOSFET 증폭기 주파수 특성: r_o 무시 조건에서 중간대역 이득 -g_mR_D 설계, 소스 커패시터 C_S에 의한 극 f_P·전송 영점 f_Z 계산과 3dB 주파수 근사, Bode 선도 기울기(+20/−20 dB/dec) 구조 해석 • BJT 고주파 파라미터 관계: r_π–g_m–β–α–f_T–f_β–C_π–C_μ 사이의 표준 식(r_π=βV_T/I_C, g_m=I_C/V_T, f_T=g_m/2π(C_π+C_μ), f_β=f_T/β)을 이용해 미지 파라미터를 표 형태로 역산·정리
[86강] 주파수 응답(11)	1: 36: 19
CS 증폭기와 BJT/OP Amp의 고주파 주파수 응답 응용 문제 정리 • 고주파 응답 및 차단 주파수 설계: CS/BJT 증폭기의 하이브리드-π·Miller 정리 기반 고주파 등가회로 구성, 입력 커패시턴스·입력저항 계산을 통한 중간대역 이득과 상한 3dB 차단 주파수 및 대역폭-이득 트레이드오프 정리 • BJT 고주파 파라미터 및 ft 관계: 다이오드 연결 BJT의 입력 임피던스 Z_i(s)와 45° 위상 주파수 도출, f_T 식으로부터 C_π·C_μ 산출 및 바이어스 전류 변화에 따른 고주파 특성·단위이득 주파수 관계 분석 • OP Amp 고급 응용 구조: 이상 비반전 전압증폭기의 Miller 저항에 의한 음의 입력저항, 노턴 정가를 이용한 전압제어 전류원 구현 조건과 비반전 적분기 전달함수 H(s)=1/(sCR) 도출 구조 정리
[87강] 주파수 응답(12)	1: 26: 28
바이폴라 캐스코드·전류미러의 주파수 응답과 극·영점 해석 • 캐스코드 증폭기 고주파 응답: Miller 효과 기반 입력 캐패시턴스(C_in = C_π + 2C_μ), 입력·출력 노드에서의 등가저항–캐패시턴스 곱으로 주요 극(f_p1, f_p2) 및 상한 주파수 f_H 계산, R_sig 변화에 따른 지배 극 이동과 GB 특성 정리 • BJT 전류 미러 주파수 응답: 소신호 등가모델에서 I_o/I_i 전달함수 도출, g_m·C_π·C_μ·등가저항으로 극·제로 주파수(f_p, f_z) 정의, f_T–(C_π + C_μ) 관계 활용해 내부 커패시턴스 산출 및 고주파 특성 해석 • 단일·캐스코드·차동 BJT 증폭기 비교: g_m, r_π, C_π, C_μ, R_sig, R_L로 이득 A_M·상한 주파수 f_H·이득–대역폭 곱(GB) 계산, 시정수 방법(τ_i = R_iC_i)으로 f_H 근사, 구조(단일/캐스코드/복합)에 따른 Miller 효과 억제, 이득–대역폭 trade-off 및 GB 향상 원리 정리
10장. 귀환
[88강] 귀환(1)	1: 20: 33
전자회로 피드백 증폭기 기본 개념과 안정도, 주파수 보상 정리 • 부귀환 증폭기 수식과 파라미터: 폐루프 이득 A_F = A/(1 + Aβ), 피드백율 β, 루프 이득 Aβ, 교환량 1 + Aβ 정의 및 Aβ ≫ 1에서 A_F ≈ 1/β로 결정되는 이득·대역폭·왜곡·SNR·임피던스 특성 정리 • 피드백 구성과 임피던스: 전압/전류/transconductance/transresistance 4가지 피드백 구조의 입력·출력 직렬/병렬 조합에 따른 전달량 구분과 입력·출력 임피던스가 직렬 → (1 + Aβ)배 증가, 병렬 → (1 + Aβ)로 감소하는 규칙 정리 • 주파수 영역 안정도와 보상: 1 + A(s)β(s) = 0 극점의 좌반부 배치 조건, 루프 이득·이득 여유·위상 여유 정의와 보데선도 판별법, 피드백 커패시터를 이용한 주파수 보상과 극점 분산에 의한 우성 극점 형성 및 안정도 확보 메커니즘 정리
[89강] 귀환(2)	1: 29: 36
비반전 연산증폭기 피드백 해석 및 예제 정리 • 피드백 기본 관계: 비반전 연산증폭기·MOSFET 전압증폭기에서 피드백 계수 β, 루프 이득 Aβ, 귀환량 1+Aβ, 폐루프 이득 A_f=A/(1+Aβ) 및 이상 근사 A_f≈1/β( Aβ≫1 ) 관계 정리 • 이득 안정화와 오차: 유한 개방루프 이득·온도·소자 변화에 따른 이득 변동을 1/(1+Aβ)만큼 축소하는 폐루프 이득 설계, 이상 A_f 대비 실제 A_f 오차·변동률 계산 및 다단 증폭기 총 이득·안정도 분석 • 주파수 응답·MOSFET 피드백: 피드백 적용 시 이득-대역폭 곱 일정성( A_0 f_{H0}≈A_f f_{Hf} )과 3 dB 주파수 f_{Hf}≈(1+Aβ)f_{H0} 해석, MOSFET 피드백 전압증폭기에서 전압분배형 β 도출, 절단법에 의한 루프 이득 Aβ 및 개방·폐루프 이득 계산 절차 정리
[90강] 귀환(3)	1: 35: 21
직병렬 귀환 BJT·FET 증폭기 회로 해설 및 예제 10.7~10.10 정리 • 직병렬 귀환 전압증폭기(BJT·MOSFET) 분석 : 개방 이득 A, 피드백 계수 β, 루프 이득 Aβ, 폐루프 이득 A_F와 피드백 전·후 입력저항·출력저항(R_in, R_out) 계산 구조 정립 • 병렬-직렬/전류 귀환 증폭기 특성 : 전류 증폭기 및 OP AMP형 전압-전류 귀환에서 이상적 이득 1/β 설계, A_F = A/(1 + Aβ) 적용, 피드백 유형에 따른 R_in 감소·증가와 R_out 증가·감소 방향 정리 • 강한 귀환 효과와 소자 무관 일반성 : BJT·MOSFET·OP AMP 등 소자 종류와 무관하게 Aβ ≫ 1에서 폐루프 이득이 1/β에 수렴하고 내부 이득(μ) 변화에 둔감해지는 AEO형 피드백 일반 원리 요약
[91강] 귀환(4)	1: 20: 57
귀환 트랜스컨덕턴스 증폭기와 루프 이득 계산 정리 (예제 10.11~10.14 중심) • 귀환 트랜스컨덕턴스 증폭기 설계: 피드백 계수 β와 피드백 저항 RF 관계를 이용해 폐루프 트랜스컨덕턴스 Af ≈ 1/β를 목표값에 맞추는 저항 설계 및 전압이득 환산 • 루프이득 Aβ 계산 절단법: 입력 0 설정·루프 절단·시험 신호 인가 후 전류·전압 전달 경로를 이용해 다단 BJT/트랜스컨덕턴스/μ 증폭기의 루프이득 Aβ = −VR/VT를 체계적으로 산출 • μ 전압증폭기 루프이득 일반식: 전압분배와 병렬·직렬 등가저항 조합으로 Aβ를 저항·μ·트랜스컨덕턴스 파라미터의 함수로 유도하고, 큰 Aβ에서 Af ≈ A/(1 + Aβ)의 안정적 폐루프 특성 분석
[92강] 귀환(5)	1: 20: 32
트랜스레지스턴스 증폭기 귀환 해석(Ex 10.15, 10.16) 정리 • 트랜스레지스턴스 증폭기 피드백 구조: 전류 입력–전압 출력, MOSFET 소신호 등가회로 기반 전류 피드백 계수 β = I_f/V_o = -1/R_F, 이상적 트랜스레지스턴스 이득 A_f,ideal = -R_F 및 실제 이득 A_f = A/(1 + Aβ) 유도 • 귀환에 의한 임피던스 특성: 병렬 전류 피드백 구조에서 무귀환 입력·출력 저항 R_i, R_0를 기준으로 R_in,f = R_i/(1 + Aβ)로 입력 저항 감소, R_out,f = R_0(1 + Aβ)로 출력 저항 증가하는 트랜스레지스턴스 증폭기 특성 정리 • 수치 해석 및 매개변수 변화 효과: Ex 10.15에서 주어진 g_m, r_o, R_F, R_s를 사용해 A, β, Aβ, A_f, R_in,f, R_out,f 계산, Ex 10.16에서 전류 귀환 증폭기 구조와 μ 변화에 따른 오픈루프 이득 A, 루프이득 Aβ, 페루프 이득 A_f 및 R_in, R_out의 상대적 안정성 분석
[93강] 귀환(6)	1: 31: 21
귀환 증폭기 극점 이동과 안정도(예제 10.17~10.22) • 귀환 증폭기 기본식과 저항·귀환계수 효과: A_F, R_in,F, R_out,F = A, R_in, R_out와 β, Aβ 관계로 정의하고, R2 단락·이상 OP AMP 조건에서 A, β, A_F, R_in, R_out의 수식 표현 및 대역폭 확장 근사 정리 • 단일·다중 극점에서의 극점 이동과 Q, 평탄 조건: 단일 극점 OP AMP에서 f_pF = f_p(1 + A_0β), 2중 극점에서 특성방정식·판별식으로 극점 일치 조건과 Q, Butterworth(최대 평탄) 조건 도출, 3중 극점 근궤적을 통한 켤레극 위치·허수축 교차(불안정 한계 β) 해석 • 루프이득·위상여유와 폐루프 응답: A(s)β의 크기·위상으로 단위이득 주파수, 위상여유, 이득여유 산출하고, 비반전 OP AMP에서 루프이득·위상여유 계산 및 위상여유(30°, 60°, 90°)에 따른 A_F(jω_1)/A_F(0) 비와 오버슈트·응답 평탄도 관계 정리
[94강] 귀환(7)	1: 23: 51
귀환 회로 응용: 위상여유, 보상, 비반전 버퍼, 루프이득 해석 • 귀환 안정도와 보상: 위상여유·이득여유 정의, 보드선도 기반 β 및 폐루프 이득 계산, 우성극점 보상과 커패시턴스 조정에 의한 다극 시스템 극점 이동 및 안정화 설계 • 폐루프 이득·피드백 양·대역폭: 비반전 버퍼와 일반 op-amp 회로에서 β, 루프이득 Aβ, 폐루프 이득 Af, 피드백 양(1 + Aβ) 산출, 이득-대역폭 곱 일정성과 이득 감소에 따른 대역폭 확장 및 민감도 저하 특성 정리 • 피드백 회로 설계와 임피던스: 전류 미러 부하 차동증폭기의 gm·ro 기반 루프이득 및 분압 저항 R1·R2 설계, series–shunt 피드백에서 주파수 의존 A(s) 적용 시 입력·출력 임피던스의 RC·RL 등가회로 유도 및 피드백 효과 분석
[95강] 귀환(8)	1: 20: 39
전자회로 귀환(8) – 트랜스컨덕턴스 및 전달저항 피드백 증폭기 정리 • 트랜스컨덕턴스/전달저항 피드백 증폭기: series–series·shunt–shunt 피드백 구조에서 $R_F$, $g_m$, $r_o$를 이용한 개방루프 이득 $A$, 피드백 인자 $\beta$, 루프 이득 $A\beta$, 폐루프 이득 $A_f$ 및 입출력 저항 변화 해석 • MOSFET·op-amp 피드백 회로 해석: 하이브리드-π/T-모델 기반 트랜스컨덕턴스 증폭기, 공통게이트+커패시터 분배 피드백 전달저항 증폭기에서 $G_f=1/R_F$, $A_f=\dfrac{A}{1+A\beta}$, $R_{in}$·$R_{out}$의 증가/감소 특성 도출 • 2극 피드백 네트워크 안정도: 3극 루프 이득 $A(j\omega)\beta(j\omega)$의 크기·위상, $\|A\beta\|=1$에서 위상 $-180^\circ$ 조건으로 $\omega_{180}$·경계 이득 $k$ 계산, 안정/불안정 범위 및 위상 여유 조건 정리
[96강] 귀환(9)	1: 19: 38
증폭기 귀환 설계: 위상마진, 밀러보상, 이득 정밀도 • 보드선도·위상마진 기반 루프 이득 설계: 개방루프 극·위상·이득에서 위상여유 45° 조건으로 교차 주파수·루프 이득 Aβ를 결정하고, 피드백 인자 β와 폐루프 이득을 계산하는 절차 정리 • 밀러 보상 회로 설계: 3단 op-amp의 극 주파수·트랜스컨덕턴스·커패시턴스를 이용해 밀러 커패시턴스 CF, 지배극 및 고주파 극 위치를 설계하고, C_F ≫ C_2 근사에 따른 보상 구조를 분석 • 피드백 이득과 정밀도 trade-off: 가변 전력 증폭기 이득 범위에서 목표 폐루프 이득·허용 오차(±5%, ±0.5%) 조건에 맞춰 전단 이득 μ와 β를 연립 방정식으로 설계하고, 정밀도 향상 시 필요한 루프 이득 증가와 목표 이득 크기에 따른 요구 이득 변화를 비교 분석
[97강] 귀환(10)	1: 17: 36
MOSFET 직렬-병렬 피드백 증폭기 해설 및 2극 증폭기 안정 조건 • 전압-전압 피드백 MOSFET 증폭기 구조: 3단 CS–CS–Source Follower 구성, 직렬-병렬 부귀환을 통한 루프 이득·개방 이득·폐루프 이득(A, β, A_f≈1/β) 및 출력 저항 감소 특성 정리 • DC·소신호 해석 절차: V_OV·V_T 기반 DC 바이어스 및 노드 전압/전류 계산, g_m·r_o 산출, 소스 저항 포함 CS단 유효 g_m·이득, Source Follower 이득, 전체 개방 이득 및 피드백 후 출력 저항 R_out 계산 • 2극 증폭기+미분기 안정 조건: Bode 플롯과 Rate of Closure 규칙을 이용한 단위 이득 교차 주파수 설계, 미분기 시정수 τ=1/(2πf) 기반 최소 시정수(τ_min≈0.159 ms 이상)로 위상 여유 확보 조건 정리
[98강] 귀환(11)	1: 00: 10
3단 피드백 증폭기 해석과 부궤환 특성 정리 • 3단 피드백 증폭기 구조: 차동·트랜스컨덕턴스·전압 이득 3단을 직렬 연결하고 전압 분배기(R1,R2)로 출력 일부를 음(-) 입력에 되돌리는 전압 부귀환 증폭기 구조 및 소신호 등가회로·개방루프 이득 A·피드백 계수 β·루프이득(1+Aβ) 정의 • 부귀환 이득·저항·주파수 특성: 폐루프 이득 Af=A/(1+Aβ)≈1/β로 이득 안정화, 입력저항 R_if=R_i(1+Aβ) 증가·출력저항 R_of=R_o/(1+Aβ) 감소, 상한 주파수 f_H,f=f_H(1+Aβ)로 대역폭 확장 등 부귀환이 DC 이득·입출력 임피던스·주파수 응답에 미치는 영향 정리 • 파라미터 변화와 민감도: 단일 단 이득 감소에 따른 전체 개방루프 이득 변화가 폐루프 이득에 거의 반영되지 않는 민감도 감소 특성, 이득 오차(이상값 1/β 대비 실제 Af) 및 개방루프 이득 변동 대비 폐루프 이득 백분율 변화로 부귀환의 안정화 효과 정량 평가
[99강] 귀환(12)	0: 53: 56
귀환 증폭기 설계와 루프 이득이 큰 반전 증폭기의 이득 특성 요약 • 반전 증폭기 이득 근사: 루프 이득 Aβ ≫ 1 조건에서 전압 이득 V0/Vs ≃ −RF/RS로 근사되며, 피드백 계수 β와 등가 전류원/가상단락 개념으로 유도 • 3단 BJT 계단식 증폭기 설계: 단일 BJT 증폭단의 DC 바이어스·소신호 파라미터(gm, rπ)를 구해 각 단 이득을 계단식으로 곱해 개방 이득 A, 루프 이득 Aβ, 폐루프 이득 Af를 계산하여 목표 이득에 맞춘 귀환 증폭기 구현 • 귀환에 따른 저항 특성: 일반식 RIF = Rin/(1+Aβ), ROF = Rout/(1+Aβ)를 사용해 입력저항·출력저항 변화를 정량화하고, RS·RL과의 병렬 등가를 통해 귀환이 저항 제어·안정화에 미치는 효과 검증
[100강] 귀환(13)	1: 11: 37
BJT 병렬-직렬 피드백 증폭기 해설 구조와 계산 흐름 정리 • 병렬-직렬 전류 피드백 토폴로지: BJT 전류 증폭기에서 병렬 입력·직렬 출력 귀환 구조 정의, DC 바이어스·하이브리드-파이 소신호 모델 기반으로 $g_m, r_\pi, r_o$ 산출 및 A·β 분리 해석 절차 정리 • 피드백 파라미터와 이득·저항: β회로·A회로 분리로 $β, A, Aβ$ 도출, 표준 식 $A_f = A/(1+Aβ)$, $R_{if} = R_i/(1+Aβ)$, $R_{of} = R_o(1+Aβ)$ 적용해 폐루프 전류 이득 $I_{out}/I_{in}$, 입력·출력 저항 $R_{in}, R_{out}$ 특성 계산 • 능동소자 한계와 성능 향상 해석: 큰 β 근사에서 대부분 해석 시 $r_o$ 무시, 출력저항 평가에서만 $R_{out} ≈ β r_o$ 및 $(1+Aβ)$ 배 증가를 사용해 실제 BJT 한계 내에서 전류 버퍼화, 이득 정확도 향상, 입·출력 저항 제어 효과를 슈퍼 커먼 게이트·케스코드 귀환 해설과 연결해 구조적으로 비교 분석
[101강] 귀환(14)	1: 30: 56
출력단과 전력증폭기 및 피드백 증폭기 분석 * 출력단 및 전력 증폭기 분류: A, B, AB, D급 증폭기의 도통각, 효율, 왜곡 특성, MOSFET 기반 설계 및 열폭주 방지 원리 분석. * 피드백 증폭기 기본 해석: DC 해석을 통한 동작점 설정, 소신호 파라미터 도출, 하이브리드-파이 등가 회로 구성 및 이상적 폐루프 이득 계산. * 피드백 증폭기 성능 분석: 피드백 계수($\beta$) 및 A-회로 파라미터, 루프 이득($A\beta$) 산출, Early 전압을 고려한 입출력 저항 및 실제 폐루프 이득 결정.
11장. 출력단과 전력증폭기
[102강] 출력단과 전력증폭기(1)	1: 26: 04
출력단 및 전력증폭기 분류와 특성 분석 • 출력단 증폭기 클래스: A, B, AB, D급의 도통각, 효율, 바이어스, 왜곡 특성 분석 • AB급 증폭기 및 전력 MOSFET: 크로스오버 왜곡 개선(바이어스, 달링톤)과 고전력 출력단 MOSFET 특성 활용 • D급 증폭기: PWM 기반 고효율 동작 및 저역 통과 여파기 활용, 전력 증폭기 설계의 부궤환 및 브리지 구성 원리
[103강] 출력단과 전력증폭기(2)	1: 20: 04
전자회로 출력단 및 전력증폭기 문제풀이 • AB급 출력단 정지전류($I_Q$): 선형성, 정지 전력 손실 제어 및 트레이드오프 분석 • AB급 출력단 $V_0$ 특성: 트랜지스터 전류($I_N, I_P$) 계산 및 전압 이득 변동률 분석 • AB급 출력단 바이어스 전압($V_{BB}$): 다이오드 면적 비율을 고려한 트랜지스터 전류 계산 및 $V_{BB}$ 설정
[104강] 출력단과 전력증폭기(3)	0: 36: 52
전자회로 출력단과 전력증폭기 문제풀이 • 트랜지스터 온도 특성: 베이스-이미터 전압(VBE)과 컬렉터 전류(IC)의 변화 원리 및 전력 증폭기 안정성 고려사항 분석 • VBE 배율기 회로: 단자 전압(VBB) 생성 원리, 저항 분배 전류 및 컬렉터 전류 기반의 총 전류 계산 절차 • VBE 배율기 전류 변화: VBB 변화에 따른 총 전류 산정 시 트랜지스터 IC의 VBE 지수적 반응 적용
[105강] 출력단과 전력증폭기(4)	1: 05: 58
출력단과 전력증폭기 문제풀이: AB급 전력 증폭기 분석 * AB급 전력 증폭기 기본 동작: 입력 버퍼 대칭 회로의 정지 전류 및 무부하 출력 전압 특성 분석. * AB급 증폭기 전류/전압 변화: 입력 전압 및 부하 저항에 따른 트랜지스터 컬렉터 전류, 출력 전압을 반복 계산으로 정밀 추정. * AB급 증폭기 특성 예측: 부하 연결 시 출력단 트랜지스터 전류 증가 및 대칭적 입력 전압에 따른 회로 동작 변화 분석.
[106강] 출력단과 전력증폭기(5)	1: 23: 23
출력단 및 전력증폭기 연습문제 풀이 • Darlington 회로 및 NMOS 소스 폴로어: 트랜지스터 전류 이득, $V_{EB}$ 계산, $V_{OV}$, $g_m$ 기반 소스 폴로어 전압 이득 및 부하 저항 분석 • Class AB 출력단 및 PWM 비교기: 정지전류 $I_Q$, 출력 저항 $R_{out}$ 결정, 입력 전압에 따른 PWM 충격 계수 및 평균값 도출 • 스위칭 전력 증폭기 및 오디오 신호 필터링: 최대 전력, 전력 전달 효율 계산, 샘플링 주파수 및 필터 감쇠량 분석
[107강] 출력단과 전력증폭기(6)	1: 18: 54
전자회로 출력단 및 전력증폭기 문제풀이 • 클래스 A 에미터 폴로어 및 N-MOSFET 소스 폴로어: 선형 동작 범위 분석, 트랜지스터 포화 조건 및 입력/출력 전압 계산 과정 • 귀환 적용 클래스 B 출력단: 부궤환을 통한 교차 왜곡 감소 원리 및 전달 특성 변화 분석 • 클래스 AB 출력단 트레이드 오프: 비선형성($\epsilon$), 대기 전력 소모($P_D$), 대기 전류($I_Q$) 간 수학적 관계 및 파라미터 영향 분석
[108강] 출력단과 전력증폭기(7)	1: 22: 30
출력단 및 전력증폭기 회로 분석 • 클래스 AB 회로: 대기전류, 입출력 저항, 전압 이득 계산 및 전류 미러 동작 분석. • 달링턴 쌍: 복합 트랜지스터의 등가 베타, VBE, r_pi, gm 파라미터 유도 및 특성 분석. • 소스 팔로워 회로: 출력 전압 변화에 따른 작동점, 드레인 전류, 입력 전압, 전압 이득 계산 및 MOS 트랜지스터 수식 적용.
[109강] 출력단과 전력증폭기(8)	1: 16: 03
출력단 및 전력증폭기 응용 문제풀이 • 안전 동작 영역 (SOA): 트랜지스터의 최대 전류, 전압, 전력으로 정의되는 안전 동작 범위를 이해하고 최소 저항(R) 계산을 통해 확보. • MOSFET 최대 전력 소모: $V_{DS} = V_{DD}/2$에서 발생하는 최대 전력 소모 조건과 $P_{D,max} = V_{DD}^2 / (4R)$ 계산 절차를 분석. • 클래스 AB 출력단: 구형파 및 사인파 입력에 대한 출력 특성($V_0, V_{CE1}, I_{C1}$)과 파형별 평균 전력 소모의 차이를 분석하여 회로 설계에 적용.
[110강] 출력단과 전력증폭기(9)	0: 40: 46
전자회로 출력단과 전력증폭기 문제풀이 • 클래스 AB 출력단 분석: 대기 전류($I_Q$) 계산, 최대 출력 신호 레벨 결정 및 동작 원리 이해 • 2-다이오드 바이어스 네트워크: 대기 전류($I_Q$) 설정 방식 및 크로스오버 왜곡 제어 메커니즘 학습 • 전력 증폭기 성능 최적화: 트랜지스터 이득($\beta_N$) 및 바이어스 전류($I_{BIAS}$) 조정을 통한 출력 스윙 제어 방법론 제시
[111강] 출력단과 전력증폭기(10)	0: 51: 24
클래스 AB 출력단 열 안정성 및 $V_{BE}$ 곱셈기 설계 문제풀이 • 클래스 AB 출력단 열 폭주: 출력 트랜지스터 온도 상승 시 대기 전류($I_Q$) 급증으로 인한 전력 소모 증대 및 소자 파괴 메커니즘 분석. • $V_{BE}$ 곱셈기 설계: 바이어스 전류 및 트랜지스터 $\beta$ 변화에 따른 단자 전압($V_{BB}$) 계산을 통한 안정적인 바이어스 회로 설계 원리 이해. • 반도체 온도 특성: 포화 전류($I_S$)와 열전압($V_T$)의 온도 의존성을 기반으로 한 회로 소자 안정성 고려.
[112강] 출력단과 전력증폭기(11)	1: 09: 15
전자회로 응용 문제풀이: 출력단 및 전력 증폭기 • VBE 곱셈기: 소신호 모델을 활용, `gm` 및 `r_pi`를 통해 등가 저항 `r`을 도출하고 평가. • Q1-Q4 일치 출력단 회로: 동작 조건 및 접합 면적을 고려하여 $R_1$~$R_4$ 저항값을 산출하는 절차 제시. • Q1-Q4 출력단 분석: 폴로어 출력 저항($R_{out}$) 계산과 특정 조건에서의 출력 전압($V_O$) 반복 계산 과정을 설명.
[113강] 출력단과 전력증폭기(12)	0: 29: 03
출력단과 전력증폭기 응용 문제풀이 • DC 컬렉터 전류: 트랜지스터 증폭기 KVL/KCL 해석을 통한 Q1, Q2 전류 계산 원리 학습. • 소신호 전압 이득: 소신호 등가 모델 기반 re, gm 파라미터 및 노드 방정식 적용 증폭기 이득 분석. • 입력 저항: 트랜지스터 병렬 저항 및 밀러 효과를 고려한 증폭기 입력 임피던스 도출 과정.
[114강] 출력단과 전력증폭기(13)	1: 10: 11
BJT 출력단 전력증폭기 문제풀이 • BJT DC 바이어스: 각 트랜지스터의 컬렉터 전류 및 $V_C$ 값 계산으로 회로 동작점 설정 • BJT 하이브리드-$\pi$ 모델: AC 등가회로 구성, $g_m, r_\pi, r_o$ 파라미터 산출 및 전압 이득 공식 유도 • BJT 증폭기 성능 분석: 전압 이득($v_o/v_i$) 계산 및 피드백을 고려한 입력 저항($R_{in}$) 산출
[115강] 출력단과 전력증폭기(14)	1: 21: 35
전자회로 출력단 및 전력증폭기 문제풀이 • 클래스 AB 출력단: 정지 전류, 바이어스 저항 설정 및 다양한 출력 전압에 따른 입력 전압 계산 절차 확립 • 클래스 G 증폭기: 이중 전원 공급을 활용한 임계값 설정, 동작 원리 및 평균 전력 소모 감소 효과 분석 • 전력 증폭기 설계: 클래스 AB와 클래스 G 증폭기 비교를 통한 전력 효율 최적화 및 동작 원리 심화 이해
[116강] 출력단과 전력증폭기(15)	1: 02: 30
출력단과 전력증폭기 문제풀이 및 설계 분석 • 출력 전류 제한 회로: 단락 시 출력 전류 제한 및 저항값 계산 원리 학습 • 출력단 설계 파라미터: 트랜지스터 (W/L) 비율, 개방 이득, 이득 오차 계산 방법론 분석 • 출력단 성능 분석: 대기 DC 전압, 최대 출력 전압, 선형 범위 결정 원리 이해
12장. 연산증폭기 회로
[117강] 연산증폭기 회로(1)	0: 42: 58
CMOS 및 BJT 연산 증폭기 회로 설계 및 특성 분석 • CMOS/BJT 연산 증폭기 설계: 2단/폴디드 캐스코드 구조, 밀러 보상 등으로 회로 특성 및 안정성 확보. • 성능 지표 최적화: 입력 오프셋, 슬루율, 이득, 출력 스윙 개선을 위한 동상 모드 귀환 및 쌍평행 동작 적용. • 출력단 및 왜곡 방지: 741/AB급 출력단 및 부귀환 회로를 통해 신호 왜곡 최소화 및 동작점 안정화.
[118강] 연산증폭기 회로(2)	0: 48: 10
CMOS 연산증폭기 회로 해석 및 설계 * 2단 CMOS 연산증폭기 동작 범위: 동상모드 입력 및 출력 전압 허용 범위 분석과 단일 이득 형태에서의 동작 범위 결정. * 연산증폭기 전압 이득: 얼리 전압, 트랜스컨덕턴스, 출력 저항 기반의 각 단 및 전체 전압 이득 산출. * 연산증폭기 출력 저항: 회로 성능 예측을 위한 정의 및 계산 방법 분석.
[119강] 연산증폭기 회로(3)	1: 26: 10
전자회로 CMOS 연산증폭기 문제풀이 • CMOS 연산증폭기 주파수 응답: 폐쇄회로 출력저항, 단이득 주파수($f_t$), 영점($f_z$), 극점($f_{p2}$) 등 회로의 동적 특성 및 성능 파라미터 계산. • CMOS 연산증폭기 안정성 보상: 보상 커패시터($C_C$)와 직렬 저항($R$)을 활용한 주파수 보상 기법 및 위상 여유($PM$) 계산. • CMOS 연산증폭기 성능 지표: 슬루율($SR$)과 바이어스 전류($I$) 간의 관계 분석 및 계산을 통한 과도 응답 특성 이해.
[120강] 연산증폭기 회로(4)	1: 09: 31
전자회로 연산증폭기 회로 문제풀이 • PMOS 전류 미러 설계 및 바이어스 전류 계산: 전류 스케일링, W/L 비율, 총 전류 제한 및 전류비 활용을 통한 회로 파라미터 결정. • 폴디드 캐스코드 증폭기 특성 분석: $V_{OV}, V_{tn}$ 등 트랜지스터 파라미터를 이용한 동상모드 입력 및 출력 전압 허용 범위 산출. • CMOS 연산 증폭기 성능 평가: 트랜스컨덕턴스($G_m$)와 개별/전체 출력 저항($r_o, R_o$) 계산을 통한 전압 이득($A_v$) 도출.
[121강] 연산증폭기 회로(5)	1: 25: 55
연산증폭기 회로 문제풀이: 입력 범위 및 전류 미러 분석 • 연산증폭기 입력단 동작 범위: NMOS/PMOS 동상모드 입력 범위($V_{ICM}$)를 오버드라이브 전압($V_{OV}$), 인계전압($V_t$) 기반으로 계산 및 분석. • 전류 미러 설계 및 분석: $W/L$ 비율, 바이어스 전압($V_{BIAS}$), 다중 출력 전류 제어 및 안정적인 전류원 구현. • 연산증폭기 성능 분석: 귀환 루프 이득, 입력 바이어스/오프셋 전류($I_B, I_{OS}$), 트랜지스터 소신호 파라미터($r_e, g_m, G_m, R_{id}$) 계산 및 평가.
[122강] 연산증폭기 회로(6)	1: 20: 55
연산증폭기 회로 문제풀이: 출력저항, 이득, CMRR, 전류/바이어스 전류 * 연산증폭기 회로 분석: 능동 부하 포함 출력저항 및 개방회로 이득 계산, BJT 모델 기반 트랜지스터 파라미터($R_o, G_m, R_\pi$) 활용. * CMRR(동상모드 제거비): 동상모드 트랜스컨덕턴스($G_{mcm}$)를 이용한 CMRR 정의, 계산, 회로의 노이즈 제거 능력 평가. * 전류 이득 및 바이어스 전류: 출력단 전류 이득 ($\beta$ 함수)과 트랜지스터 면적 비율에 따른 바이어스 전류($I_{REF}$) 결정 원리.
[123강] 연산증폭기 회로(7)	1: 21: 06
연산증폭기 및 CMOS 증폭기 회로 분석 • 연산증폭기(Op Amp) 기본 설계: 오프셋 전압 최소화를 위한 W/L 비율 결정, MOSFET 직류 동작점 및 소신호 파라미터 계산. • Op Amp 성능 분석: 다단 증폭기 전압 이득, 입력 공통모드 및 출력 전압 범위 결정. • CMOS 증폭기 주파수 응답: DC 이득, 극점/영점 주파수 분석, 밀러 보상(Miller Compensation)을 통한 보드 선도 변화 및 안정화.
[124강] 연산증폭기 회로(8)	1: 21: 23
연산증폭기 회로 문제풀이 * CMOS 증폭기 주파수 응답: 위상 마진 및 안정화를 위한 보상 커패시터($C_C$)와 직렬 저항($R$) 계산, 제로 주파수($f_z$) 분석 및 최적화. * CMOS Op-Amp PSRR-: 전원 잡음 제거율 최적화를 위한 채널 길이($L$) 결정, 트랜스컨덕턴스($g_m$), 출력 저항($R_o$), 전압 이득($A_v$) 등 설계 파라미터 계산. * 폴디드 캐스코드 및 차동 증폭기: 피드백 적용 폐루프 이득 및 출력 저항 분석, 차동 이득($A_d$), 입력 공통 모드 범위($V_{ICM}$), 입력 차동 저항($R_{id}$) 설계.
[125강] 연산증폭기 회로(9)	1: 14: 27
연산증폭기 회로 문제풀이 * 연산증폭기 입력 특성: 캐스코드 구조의 입력 저항($R_{ID}$) 및 전압 이득($A_v$)을 차동 절반 회로 분석으로 계산. * 출력단 동작 분석: 전압 허용 범위, 개방/폐루프 출력 저항($R_O$), 부하 조건별 트랜지스터 전류 및 출력 저항 파악. * Opamp 주파수 보상: 위상 마진을 만족하는 단위 이득 주파수($f_T$), 우성 극점($f_{p1}$) 및 보상 커패시터($C_C$) 결정.
[126강] 연산증폭기 회로(10)	0: 49: 04
폴디드 캐스코드 연산증폭기 회로 설계 분석 • 폴디드 캐스코드 연산증폭기 설계: 전압 이득 및 단일 이득 주파수 목표 달성을 위한 과구동 전압($V_{OV}$), 바이어스 전류($I_B$) 계산 절차. • 슬루 레이트(SR) 산출: 바이어스 전류($I_B$)와 부하 커패시턴스($C_L$)를 이용한 연산증폭기 동작 속도 정의. • 트랜지스터 $W/L$ 비율 지정: 드레인 전류($I_D$), 과구동 전압($V_{OV}$), 공정 파라미터($k'$) 기반 각 소자 최적화.
[127강] 연산증폭기 회로(11)	0: 49: 55
전자회로 연산증폭기 문제풀이, 폴디드 캐스코드 Op-Amp 회로 분석 • 폴디드 캐스코드 Op-Amp 회로: Q1, Q11 트라이오드 영역 진입 방지 및 슬루 레이트 향상을 위한 추가 회로 기능 및 구성 분석 • DC 바이어스 전류 계산: 특정 조건($V_{id}=0$)에서 회로 내 트랜지스터의 정적 전류 및 전압 바이어싱 원리 파악 • 슬루 레이트 개선 분석: Q12 추가를 통한 CL 충전 전류 증가 메커니즘과 슬루 레이트 향상(1.55배) 원리, 슬루잉 과도 시 드레인 전압 추정
[128강] 연산증폭기 회로(12)	0: 49: 46
연산증폭기 회로: VBE 배율기 설계 및 오프셋 전압 분석 • VBE-배율기 회로: 설계 과정 및 등가회로 분석을 통한 증가 저항($R$) 계산 방법. • 저항 불일치: 트랜지스터 이미터 전류 불일치($\Delta I_E$) 및 입력 오프셋 전압($V_{OS}$) 발생 원리 분석. • 입력 오프셋 전압 보상: 저항 불일치율($\Delta R_1/R_1$) 조정을 통한 $V_{OS}$ 감소 및 정밀 설계 원리.
[129강] 연산증폭기 회로(13)	0: 43: 19
연산증폭기 등가 반회로 출력 저항 및 전압 이득 계산 • 연산증폭기(Op-Amp) 등가 반회로 분석: 트랜지스터 파라미터(바이어스 전류, 얼리 전압, 전류 이득) 기반 출력 저항 및 전압 이득 계산 절차 제시 • 소신호 파라미터($r_o, g_m, r_{\pi}$) 및 유효 전달 컨덕턴스($g_{m,eff}$): 등가 회로 분석 통한 소신호 모델 파라미터 및 유효 전달 컨덕턴스 도출 • 출력 저항($R_o$) 및 전압 이득($A_{vo}, A_v$): 다단 출력 저항 합성, 개방/부하 연결 전압 이득 산출 및 특정 이득을 위한 바이어스 전류 역산
[130강] 연산증폭기 회로(14)	1: 10: 05
연산증폭기 회로 응용 문제 풀이 • 연산증폭기 공통 모드 귀환(CMF): 루프 이득 $A\beta$ 계산 절차 및 CMF의 공통 모드 전압 변화량 감소 기능 분석. • 741 연산증폭기 입력단 특성 분석: 추가 트랜지스터 적용에 따른 $R_{id}, G_{m1}, A_{vo}$ 등 핵심 파라미터 변화 및 회로 성능 분석. • 트랜지스터 컬렉터 전류 및 베이스 전압 관계: 컬렉터 전류 식 기반 베이스 전압 유도 및 전류 분배 원리 확인.