홈 > 강의소개
반도체공정
전승준 교수
서울대학교 금속공학 석사과정
서울대학교 금속공학 박사졸업
서울대학교 금속공학 석사과정
서울대학교 금속공학 박사졸업
인하대학교
현) 유니와이즈 전임교수
AI가 이끄는 스마트한 학습 경험, AI 튜터와 함께 더 빠르고, 더 깊게 학습하세요.
긴 강의 내용을 AI가 핵심만 요약하여 복습 시간을 단축시킵니다.
강의에서 가장 중요한 키워드와 개념을 자동으로 추출해 제공합니다.
학습한 내용을 바탕으로 AI가 생성한 퀴즈를 풀며 이해도를 점검합니다.
모르는 부분을 24시간 언제든 AI 튜터에게 질문하고 답변을 받습니다.
총 13개 챕터, 38강으로 구성되어 있습니다.
| 제목 | 강의시간 | 상세내용 |
|---|---|---|
| 오리엔테이션 | ||
|
[0강] OT
|
0:
21:
04
|
|
|
반도체 공정 수업 오리엔테이션
• 반도체 공정 및 산업 구조: 전공정·후공정을 포함한 전체 제조 공정과 밸류체인(소재·부품·장비·설계·제조·패키징·테스트·완제품)의 역할 및 수업에서 다루는 범위 정리 • 수업 구성 및 학습 목표: 반도체 개요·웨이퍼·소자·단위 공정(CVD·PVD·식각·산화·이온 주입·CMP 등)·집적 공정·패키징·기술 동향을 통해 공정·소부장·소자 엔지니어 역량 확보, 교재 중심 사전·사후 학습 방법 • 진로 및 관련 학과: 반도체·전기전자·신소재·물리·화학·기계 등 관련 전공과 소자 제조사·소부장·후공정 업체로의 진출 경로 및 직무 연계성 개관 |
||
| 1장. 반도체 개요 | ||
|
[1강] 반도체 정의
|
0:
54:
28
|
|
|
반도체 개요와 실리콘·도핑의 기초 개념 정리
• 반도체·전하 캐리어·밴드갭: 전기전도도와 밴드갭 크기에 따른 전도체·절연체·반도체 구분, 전자·정공 캐리어와 이동도에 따른 전도도 결정 원리 정리 • 반도체 재료와 실리콘 결정 구조: 4족·화합물 반도체의 특성 및 용도, 실리콘 다이아몬드 큐빅 구조·밴드갭·열산화막 형성 등 전자소자 기판으로서의 장점 정리 • 도핑·N형·P형 반도체와 이방성: 도핑에 의한 캐리어 제어와 저항 변화, N형·P형 형성 메커니즘, 실리콘 결정면((100),(110),(111)) 이방성과 공정·전기적 특성 차이 정리 |
||
|
[2강] 반도체 역사와 산업의 발전
|
0:
58:
08
|
|
|
반도체 역사와 산업 발전, 최소선폭·산업구조 정리
• 반도체 소자·공정 발전: 진공관→트랜지스터→IC→MOSFET→DRAM 소자 진화와 리소그래피·이온주입·식각·CMP 등 공정기술을 통한 미세화·고집적·고속·저전력화 구조 정리 • 최소선폭 및 집적도 개념: CD·Pitch·Design rule·Feature size 정의와 관계, 무어의 법칙 및 SSI~ULSI 집적도 분류를 통한 트랜지스터 수·메모리 용량 증가 구조 정리 • 반도체 산업 구조와 AI 시대 수요: IDM·Fabless·Foundry·OSAT 역할 분화와 공급망 체인, GPU·HBM 중심 인공지능 서버 확산에 따른 반도체 시장 성장 메커니즘 정리 |
||
|
[3강] 반도체 소자 및 제조 공정
|
0:
27:
28
|
|
|
반도체 소자 및 제조 공정 핵심 구조와 수율 개념 요약
• 반도체 소자·집적공정 구조: 도핑 기반 반도체 소자 기능, 이산소자·집적회로(IC) 구분, 웨이퍼 제조→소자 제조(FEOL/BEOL)→웨이퍼 테스트→패키징→패키지 테스트로 이어지는 전공정·후공정 및 CMOS 단면 구조 대응 정리 • 반도체 공정 분류 체계: Diffusion·Thin film·C&C·Photo·Etch 업무 분류와 웨이퍼 제조·산화·포토·식각·증착·이온주입·금속배선·EDS·패키징의 8대 공정 순서 및 각 공정의 역할·금속배선·패시베이션·와이어 본딩·모듈 패키징 기능 정리 • 반도체 공정 핵심 용어·수율: Recipe·Technology node(최소 선폭·Design rule)·Process integration(PI)·EDS 정의와 기능, 웨이퍼·패키지 레벨 테스트 수율과 누적 수율(Cumulative Yield) 계산식 및 공정 효율·원가와의 연계 개념 정리 |
||
| 2장. 웨이퍼 제조 공정 | ||
|
[4강] 단결정의 성장
|
1:
02:
55
|
|
|
웨이퍼 제조 공정: 단결정 성장, CZ·FZ, 도핑 편석 핵심 정리
• Si 웨이퍼·결정 상태: 집적회로용 Si 단결정 웨이퍼의 고순도·저결함·평탄도·carrier mobility 요구 특성과 단결정·다결정·비정질 구조 차이 및 웨이퍼 제조 5단계(모래→MGS→TCS/SGS→단결정 인곳→웨이퍼 가공) 정리 • 실리콘 정제·CZ 성장: MGS 생산 후 TCS·SGS(지멘스 공정)로의 2·3단계 정제 구조와 CZ 단결정 성장에서 seed 결정, 인출·회전 조건, equilibrium/effective segregation coefficient(k0, ke) 정의 및 도핑 농도 분포·보론 농도/첨가량 계산 절차 정리 • FZ 성장·Zone refining: 도가니 미사용 RF 가열 방식의 FZ 단결정 성장 구조와 C·O 불순물 저감, 초고순도 웨이퍼용 특성, power·solar 디바이스 적용, 이동 멜트에 의한 불순물 한쪽 집중과 다중 패스 zone refining을 통한 불순물 농도 감소 원리 정리 |
||
|
[5강] 웨이퍼 제조 과정
|
0:
41:
06
|
|
|
웨이퍼 제조 공정: 공정 흐름, 방향 특성, 결함·게터링
• 웨이퍼 제조 공정 플로우·구조: 단결정 인곳 성장 후 연마·절단·에칭·폴리싱·세정·검사 및 옵션 에피택시로 웨이퍼 제작, 플랫/노치·다이·스크라이브 라인으로 방향·칩 단위 정의 • 웨이퍼 종류·면 방향 특성: 도핑 타입(n/p)·면 지수({100}/{111}/{110}) 조합으로 웨이퍼 규격 구성, {100} 면 기반 p-type 웨이퍼에서 cleaving·thermal oxidation·mobility 특성상 CMOS 공정에 최적 • 결함 종류·Gettering·Denuded Zone: 인곳 성장 기인 point/line/plane/3D 결함(OISF·COP 등)을 intrinsic/extrinsic gettering으로 내부 trap site에 집적시켜 표면부 denuded zone 형성, 소자 특성·신뢰성 향상 및 면/결정 방향 기반 MOSFET 레이아웃 최적화에 활용 |
||
| 3장. 반도체 소자 | ||
|
[6강] 소자의 종류와 구조
|
0:
56:
57
|
|
|
반도체 소자의 종류와 구조, 트랜지스터·다이오드 동작 핵심 정리
• 반도체 소자 분류: 수동소자·능동소자, 이산회로·집적회로, 메모리·비메모리 구조와 기능 및 시스템 요구에 따른 설계·공정 기술 결정 • 수동소자·기생 성분: 저항·커패시터 구조와 전류 제한·전압 분배·에너지 저장 기능, 기생 저항·기생 커패시턴스에 의한 RC 지연·신호 왜곡·전력 손실 • PN 다이오드·트랜지스터: 공핍층·정류 원리와 순·역바이어스 IV 특성, BJT·FET(MOSFET)의 캐리어 종류·전극 구조·증폭·스위칭·디지털 논리 게이트 구현 원리 |
||
|
[7강] MOSFET 소자 기술
|
0:
54:
00
|
|
|
MOSFET 소자 기술과 구조·동작·제작 공정 핵심 정리
• MOS capacitor·FET·MOSFET 기본 개념: MOS capacitor 구조·정전용량 식과 FET의 전계 효과를 기반으로, Gate 전압으로 채널 캐리어를 제어하는 NMOS·PMOS MOSFET의 구조·동작 원리 및 동작 모드(accumulation·depletion·inversion·on) 정의 • MOSFET 전류 특성 및 파라미터: 포화 영역 drain current 식과 transfer/output 특성 곡선을 통해 μ, Cox, W/L, VGS, VTH의 역할을 정리하고, high-k 산화막 도입 등으로 Cox·mobility를 최적화하는 공정·설계 관점 파라미터 구분 • MOSFET 제작 공정 구조: 실리콘 웨이퍼에서 아이솔레이션 형성(field implantation·field oxide) → 게이트 형성(gate oxide·gate 전극) → source/drain 도핑 → ILD 증착 → 컨택·배선 및 body/well 픽업 형성으로 이어지는 공정 흐름과 각 단계의 기능 정리 |
||
|
[8강] CMOS 소자 기술
|
0:
33:
46
|
|
|
Summary Content:
CMOS 소자, CMOS 인버터, DRAM·NAND 구조 핵심 정리 • CMOS 소자·CMOS 인버터: nMOSFET–pMOSFET 상보 구조를 이용한 고집적·저전력 디지털 소자 및 인버터 회로의 gate/drain 공통 연결, pull-up·pull-down에 따른 논리 반전 동작 • CMOS 공정·전력 특성: n형 기판 위 P-well·n+·p+ 도핑과 ILD·메탈 배선으로 nMOS/pMOS를 집적 구현하며, CMOS 인버터는 정지 상태에서 VDD–VSS 직류 경로가 없어 NMOS 인버터 대비 정적 전력 소모 최소화 • DRAM·NAND 메모리 셀: DRAM 1C+1T 셀에서 capacitor charge 유무로 정보 저장 및 BL·WL 제어에 따른 ‘1’ write 절차, NAND 플래시 단일 nMOS(컨트롤 게이트·플로팅 게이트)에서 플로팅 게이트 charge에 의한 임계전압 변화로 비휘발성 정보 저장 |
||
| 4장. 반도체 집적 공정 설비 | ||
|
[9강] 청정실과 화학 물질
|
0:
52:
43
|
|
|
반도체 공정 오염, 청정실 등급, 화학물질 정리 요약
• 반도체 공정 오염 및 수율: 오염물질 정의·킬러 디펙트 기준·결함 밀도/임계 영역/공정 스텝 수에 따른 수율 저하 메커니즘과 입자·금속 불순물·유기 오염·자연 산화막·ESD의 특성 및 소자 열화 영향 • 오염원 및 청정실/ESD 관리: 사람·공기·실내 구조·장비 기인 오염원과 청정실 개념·등급(Class 기준)·3층 구조·방진·정전기 방지 설비를 통한 입자/가스/온습도/압력 제어 시스템 • 반도체 공정용 화학물질·가스: 산·염기·용매 기반 세정·식각 케미컬(HF·HCl·H₂SO₄·H₃PO₄·NH₄OH·TMAH·DI water 등)과 일반/특수 가스의 종류·초고순도 요구·에칭·증착·질화·도핑 공정별 사용 및 안전 관리 특성 |
||
|
[10강] 웨이퍼 세정 공정
|
0:
59:
16
|
|
|
반도체 웨이퍼 세정 공정: DI water, RCA, 습식·건식 세정 정리
• 웨이퍼 세정 공정·DI water: 입자·유기물·금속·산화막·질화막 제거를 위한 Pre/Post-cleaning과 초순수(DI) 제조·rinse·chemical 희석 기능 정리 • 습식 세정·RCA 시퀀스: APM(SC-1), HPM(SC-2), SPM, HF/DHF, BOE, 인산, solvent 조성·주요 제거 대상·반응 원리와 Batch/Single 장비 기반 RCA 및 응용 세정 시퀀스 구조 • 건식 세정·In-situ cleaning: UV/O3·Plasma dry cleaning 메커니즘, 고 aspect ratio 구조 대응, cluster tool 기반 In-situ dry cleaning 개념 및 공정 연계 구조 |
||
|
[11강] 진공과 플라즈마
|
0:
47:
48
|
|
|
반도체 공정에서의 진공, MFP, 플라즈마 핵심 정리
• 진공·MFP·진공 장비: 진공의 정의·단위·필요성(오염 제어, MFP 조절, 웨이퍼 고정)과 MFP 식·압력/온도/입자반경 관계, 압력 구간별 진공 분류(저·중·고·초고진공)와 기체 거동, 챔버·게이지·MFC 구성 및 dry/Roots 펌프·TMP 구조와 단계적 펌핑 시퀀스 정리 • 플라즈마 물리 반응: 플라즈마 정의·전기적 중성·생성 조건(진공·가스·전기), Ionization·Dissociation·Radical·Excitation·Relaxation 반응 메커니즘과 glow discharge, sheath(dark space) 형성 원리 및 전자·이온 이동도 차이에 따른 구조적 특성 정리 • 플라즈마 공정 응용: 양이온 기반 physical bombardment(sputtering, ion implantation, dry etching)와 radical 기반 chemical reaction(PECVD, plasma cleaning, 화학적 dry etching) 역할 분리 및 MFP·진공도와 연계된 공정 조건 설계 원리 정리 |
||
| 5장. 포토리소그래피 공정 | ||
|
[12강] 포토 공정의 개요
|
0:
56:
02
|
|
|
포토리소그래피 공정 개요와 포토레지스트, 정렬·노광, 공정 플로우 핵심 정리
• 포토리소그래피 및 핵심 요소: UV 계열 광원·마스크/레티클·포토레지스트를 이용해 웨이퍼에 미세 회로 패턴을 전사하며, 광원 파장과 분해능이 최소 패턴 크기·소자 스케일 다운·공정 비용 구조를 결정 • 포토레지스트 및 장비·공정 플로우: Solvent·Resin·Photosensitizer·Additive로 구성된 PR을 Vapor prime(HMDS)·Spin coating·Soft/Post/Hard bake·Exposure·Development(TMAH)·Inspection/Strip 순으로 처리하여 패턴을 형성·경화·마스크 레이어로 활용 • 정렬·오버레이·두께 제어: Alignment mark·Overlay mark를 이용해 x·y·θ 위치와 nm 단위 오버레이 오차를 관리하고, Spin coating 식 t = k p² / W를 통해 회전 속도로 PR 두께를 설계·제어하여 다층 공정 정합성과 패턴 품질을 확보 |
||
|
[13강] 포토레지스트
|
0:
38:
07
|
|
|
포토레지스트 구성과 패턴 형성 원리, Exposure dose·Contrast 정리
• 포토레지스트 및 패턴 형성 메커니즘: Resin–Photosensitizer–Solvent–Additive 구성, Positive(i-line Novolac–DNQ 체인 절단)·Negative(i-line Polyisoprene–Bis-azide 가교결합) PR의 용해도 변화와 이미지 반전, 해상도·접착력·공정 적용 영역 비교 • DUV용 CAR 포토레지스트와 PEB: Resin–PAG 기반 Chemically Amplified Resist 구조, 노광 시 산 생성과 PEB에서의 보호기 제거·용해도 증폭 메커니즘, i-line 대비 DUV 흡수 문제 해결과 고해상도 패턴 형성 역할 • 공정 제어 파라미터와 PR 제거: Exposure dose(단위면적당 에너지, ET와 마진 설정, PR 두께·developer 민감도 영향) 및 Contrast γ(ET/E1 기반 용해도 변화 기울기와 패턴 프로파일·공정 마진 지표), 공정 후 wet strip와 O₂ plasma ashing에 의한 PR 제거 방식 정리 |
||
|
[14강] 정렬과 노광
|
0:
55:
27
|
|
|
포토리소그래피 정렬과 노광, 광원·회절·NA·분해능·DOF 핵심 정리
• 광원·회절·분해능: UV/DUV/EUV 광원 파장, 마스크 패턴 회절에 따른 PR 이미지 왜곡, 분해능 정의와 한계 요인 정리 • 노광 방식과 NA: Contact/Proximity Shadow printing과 Projection printing 구조·분해능 비교, Reticle 축소 투영, NA 정의(NA = n sinθ)와 고NA 설계 개념 정리 • Rayleigh 식과 DOF: 분해능 식 R = k1·λ/NA, DOF 식 DOF = k2·λ/NA², λ·NA·k1·k2 변화에 따른 R–DOF 트레이드오프와 공정 마진 확보 원리 정리 |
||
|
[15강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[16강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
| 6장. 식각 공정 | ||
|
[17강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[18강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[19강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
| 7장. 산화 공정 | ||
|
[20강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[21강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[22강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
| 8장. 이온 주입 공정 | ||
|
[23강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[24강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[25강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
| 9장. 박막 증착 공정 | ||
|
[26강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[27강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[28강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[29강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[30강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
| 10장. CMP 공정 | ||
|
[31강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[32강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
| 11장. 패키징 및 테스트 | ||
|
[33강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[34강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
| 12장. 반도체 소자와 공정 기술의 발전 | ||
|
[35강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[36강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
|
[37강] 추후 업데이트 됩니다.
|
0:
00:
00
|
|
|
|
||
전승준 교수님
반도체공정
